Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 12488|回復: 0
打印 上一主題 下一主題

[企業求才] 【深圳】招聘 数字逻辑设计经理

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2014-7-20 21:26:55 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
参见中国人才热线:cjol* U9 U% {! P. @2 K1 ^/ H' f' ^

7 y  a  Y/ b$ B' j! I; m0 Z! C浙江博耀微电子科技有限公司是专业研发超高速无线传输芯片的高新技术企业。) a0 Z" j; p5 C, }  Y, I

0 k! S8 E1 G% X* o; P0 `工作地址:深圳
3 s! m1 ]% a$ t$ v, F( }" T; ^诚聘专才,待遇优厚,感兴趣且符合条件的候选人请发email到hr@brochip.com# |  D! u$ r- Y. Y4 A

- C3 [3 F; j# i) x# Z0 O' G2 D1.数字逻辑设计经理
5 u3 W) K2 I4 ?2 G
" z: \' L- Q- \8 n! V背景要求:
, f. x# ]3 I" g6 _  I. ]0 d1、大学本科微电子专业,八年以上相关工作经验,或者硕士微电子专业,六年以上相关工作经验,或者微电子专业博士毕业,三年以上工作经验,经历过从概念到芯片产品量产的全过程
7 p- y# V: b' @! J: B( ^6 K$ L( ~. w& Q2、有5年以上数字电路设计经验,需熟悉WiFi射频处理算法% Z, j8 A/ |' S; X
3、有多颗IC的量产经验,做过2.4G WiFi芯片者优先
5 O5 f/ t/ d' f# s* Z& P" A4、熟练使用数字IC设计的EDA工具,包括仿真、综合、时序分析等4 b$ I/ C% Z6 G$ x9 s  J. g
5、英语CET-4,具有良好的英语读写能力
; q" H/ o; h4 K! Z6 K2 d6、具有较强的逻辑思维能力、良好的沟通能力和一定的团队协调能力
# q/ t& O+ L+ o5 Y# O7、认真踏实,有责任心,工作积极主动
+ r6 ^" N# C" q; y2 L3 k( l& ^2 \( I/ V0 w9 p5 z7 F
职责范围:& C  f, y$ }# D8 {
1、根据算法或设计规范编写RTL代码并撰写设计文档
: a+ {8 D2 {% r' g2、负责指导团队内其他数字设计工程师的设计和验证# e5 m" V" _" T2 p
3、芯片数字部分整体的综合,时序分析和优化逻辑电路/ h) m- w; I- o& e
4、负责指导测试工程师完成芯片的debug/validation/testing- l% i* e2 a# g$ \2 o2 f5 i
5、负责产品定义,和市场销售部门紧密配合制定三年至五年期产品路线图,
* z5 s6 A* K6 [" w1 i6、负责数字逻辑模块设计和验证的审核制度,对最终产品成败负责' z) A6 F1 G0 d! s6 z
7、开发数字系统架构,参考模型,测试计划,测试环境等一整套工作流程- j5 u. `  N) x3 {. T7 {
8、具有较强的电路设计推导分析能力,扎实的正向芯片设计能力,以及芯片样本的分析测试能力。: C* c+ I2 e, O0 A* r/ Q
9、有MTK, BroadCom, RealTek, Atheros等芯片设计公司相关的工作经验的最好,优先考虑。
) K6 t. L2 r  x4 J10、有至少2款RF芯片的实际流片及测试经历。0 a0 ]1 J+ t( h- b
5 H7 S$ J4 r" O/ o* b, B1 \
技能要求:
) y8 z2 S  a( Y  M1、熟悉数字逻辑设计的前端和后端设计方法,涉及工具,以及设计流程
' ]3 U4 O# s  t8 }! C* U2、掌握数字逻辑前端设计,重点要求RTL编码(Verilog, SystemVerilog, C, C++, SystemC),验证,最好有数字综合和静态时序分析的经验( ?  \* Q6 ]7 F7 ^# D- I" U4 S
3、熟练利用UVM, OVM, VMM, 或者eRM等方法创建有约束条件下的数字逻辑验证环境
/ _4 w5 \  C& q4、熟练运用检查工具建立和分析function coverage, assertion coverage, 以及code coverage
. g4 u1 X+ P) G5 k5、掌握FPGA算法实施,和验证的流程,工具和调试) K9 B& k' _+ e! `2 |* u6 V& u
6、掌握从制定性能指标到流片测试的全套工程设计流程,有相关的项目流片经验
) n& H0 }; J% s9 J1 d5 ~' I7、掌握必需的设计工具,例如Cadence工具(SoC Encounter RTL compiler), 或者 Synopsys工具 (Design Compiler, and Primetime)6 i/ |+ V1 n/ t2 W
8、具有低功耗设计的实际经验
3 h' S% G* u3 J' w. Y9、可以进行脚本编写,Perl, UNIX Shell, Python等等
3 U, W: @; }# n% X% [( B$ o0 Q10、熟练英语阅读、听说和文档写作技能7 h! N9 g# c( m- C: \2 t1 Y
11、具有很强的创新理念,解决问题的能力,和与中外同事有良好的团队合作精神5 @) o6 x2 K- G1 Z+ D4 {. N/ x
公司为该职位提供业界顶级的优厚薪酬以及公司原始股票,以及项目发展中不定期的增发期权,公积金,养老金,房贷补贴,交通补贴,医疗保险等其他福利。
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂3 踩 分享分享
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-4-20 05:55 AM , Processed in 0.102006 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表