LVS BOX問題

crystal_blue

回復 3# dan_chung_89
: l! f/ q: Z  D" V. L+ v& z
+ Q% D* {- r3 E) ~. T! z 您好:

     Statement applies only to source or layout SPICE databases，
/ j' a3 i/ n* W8 ~1 X/ j
   1.SOURCE 可能是指電路轉出來的NETLIST。

    2.LAYOUT SPICE 可能是指RUL LVS 時會產生一個LAYOUT 的NET SPICE。
: P4 ~$ A* u1 G
    兩者都可以直接做LVS 參考用，只不過後者是很單純的NET SPICE 一般看不出來有電路的架構。

crystal_blue

您好:
$ m* Q. c8 i  ^$ j
     LVS BOX 我很少使用，所以沒有相關的經驗可以分享給你，

至於LVS BOX能否RUN FLAT? 你自己試試不就知道了XD......

此外你的第一個問題有些有頭無尾，有些LAYOUT的問題其實不容易描述

/ s+ t0 V7 Q! g最簡單的方式就是當場去請教別人或討論，這樣比較容易得到解答。
# l0 j; X- e3 r$ y6 s+ G
7 _6 a; V4 U& _/ ]3 ^' e以上是個人建議，希望對你有些幫助，謝謝。

crystal_blue

您好:
1 a8 ]0 b( B  F% K5 I& X
      我剛有試用了一下LVS BOX 情況如下:

1.當LVS BOX中的CELL ，若是出錯在與外部連接的PIN上，則即使是使用LVS BOX 避開該CELL，
2 T; @% ~* U: V: @   依舊會出現LVS 的錯誤，原因因該是連線出問題。
; |' e. Z2 W; j4 t
2.當LVS BOX中的CELL ，若是出錯在與內部的連線上，使用LVS BOX 避開該CELL時，RUN LVS
( I6 l0 }8 P6 ]; K1 x! G+ @& }1 y+ Y  U   時則不會出現LVS的錯誤。

) j# i! Z( c- K: V9 `以上提供你參考。

明天再試試能否做FLAT XD...

crystal_blue

您好:

; D0 o! R3 `' a3 G    經測試 LVS BOX RUN FLAT 情況如下:

1.若是BOX中的CELL外部出pin short 的情況下，則run flat lvs會產生錯誤。

0 v% R8 M9 s3 ~5 c2.若是BOX中的CELL內部接線 short的情況下，run flat lvs亦會產生錯誤，在report中會
   標示出該cell中有多少個錯誤。
- D: V. ^. k! |6 c2 F" k  y
$ P. K% e, a. G
以上，希望對你有幫助，謝謝。

crystal_blue

to bowbow99:
; l9 _( ^1 q6 t# b. u  P
/ B3 d% }5 K1 {4 X: E. Q! @       我猜netlist的編寫也有關係!因為我的netlist中並沒有將cell_a的netlist exclude，

0 h3 a  V/ L- O- r$ B' J2 Q有空時我再來試試若exclude cell_a 的netlist，再來run lvs box 會不會有其它結果。

crystal_blue

您好:
: c: f. e! b# y
8 K1 B  O' }8 K6 b, B    剛將cell_a的netlist刪除後，run lvs 中途即發生錯誤，這點就等有經驗的

人來分享吧，謝謝。