請問lay完一套cell library要如何產生.lib資訊？

sunnyodi

如題，請問各位版友，目前公司自己建完一套stdandard cell library
因為是自己設計的線路和layout，所以公司希望能夠轉出Designer所需的.lib檔
來提供Designer做Pre Simulation！
**************************************************************
目前由網路上查到2012年CIC提供的資料，有一套Synopsys提供的Liberty NCX
0 F) X, M, U8 E2 T' R似乎可以簡單有效的產出.lib檔案！
& _+ A* l1 v# K8 q; b5 A% H看了這份資料後還是不太懂，以現在只有layout圖和spice檔案來說
不確定到底產生的過程還需要哪些檔案？

8 F2 K, ~  U7 Q9 v4 d文中提到所需的檔案有
2 Y: u; R% O; I1)Model file  ==>  請Digtal Designer提供原始cell的model？
6 f$ y8 ^7 u8 l% k4 M2)Cell netlist  ==>  是指現在驗證LVS時所使用的spice檔案？
3)Input library  ==>  gds？還是該製程原廠提供的.lib？
0 |1 r- H1 c1 m* O# G6 s! `4)Template files[非必要？]
※因小弟權限太低，所以無法附上連結，請google→"Synopsys Liberty NCX"
**************************************************************
: o( C5 u  V" m2 \; F) F請版上各位版友協助，感激不盡！

tlhuang168

大大分享
& H/ X0 t4 h2 z2 c( L真是太感謝了