【自強基金會】積體電路佈局設計人才養成班~廣受業界好評!

evillivest

【課程名稱】 【智慧電子學院計畫】積體電路佈局設計人才養成班(第一期)  
8 v- v' Z  j8 U  ★欲參加課程，須報名06S313-1課程徵選會★  
7 d+ V+ W; @# G% v" \【課程代碼】 06S313
" F( O% z5 b( D3 r, t* ]【上課時間】 2017/5/2-9/5，週一~週五，依開課當天課表上課。
6 B$ Y; @# F+ X" ~7 h【課程時數】366小時
4 q- q) J% t* ]4 _【課程費用】工業局補助40,000元，學員只需自付55,000元。
4 D8 u( p/ w3 ?【課程特色】 雖然2016年半導體產業的景氣維持下滑趨勢，但是研調機構預測2017年開始全球景氣會開始回升，半導體產業會為之成長。物聯網相關的處理、感測及通訊半導體元件對IC設計的貢獻，2017年會比較顯著。因此面對長遠之競爭態勢，台灣IC設計業者應積極透過人才招募，來回應半導體產業與市場結構變遷，以延續過去在智慧型手持裝置的優勢，持續攻占物聯網與穿戴裝置新市場。依據經濟部工業局2016-2018 IC設計資料產業人才需求調查推估IC設計產業2017-2018年持平情況之專業人才新增需求為4,400人以及5,200人。相對其他產業而言，該產業對於人力素質的要求較高，也因此形成了一道進入障礙。
! j8 n" b9 M" s5 Q* {針對此落差，自強集合產、官、學、研的資源開辦「積體電路佈局人才養成班」，透過完整且實務緊密結合的課程訓練，讓原本是門外漢的你順利 「敲響」IC設計產業求職敲門磚，往科技新貴的夢想前進!  
$ H: t9 D$ E6 g1 Q, Y【修課條件】 1. 欲報名參加「自強積體電路佈局人才養成班」的學員。
1 u7 Z0 I7 M1 F4 X8 L  O+ s4 ]4 t2. 大專以上畢業且欲從事此領域工作者，均可報 名本課程。
; Q- y/ M: c. X% g2 M3. 男性學員須服完兵役或免服兵役方可參加。
2 c# ~, i: n  f5 e4. 此培訓以就業為主要目標，無就業意願 或有升學、進修意願者請勿報名!
9 p6 l: T4 Z4 U8 U. P- V; L% x) h+ [5. 課前需參與4月20日14:00面試與測驗並正式錄取。
: y: {. v2 F! {6 q) j【課程大綱】
基礎課程-
6 _; j/ Y( _; t+ L! u( a☆SPICE電路模擬/混合訊號佈局/栓鎖效應及靜電放電防護佈局簡介(48小時)
☆CMOS 0.5um低壓混合訊號製程技術原理(16小時)
☆CMOS原理、設計與佈局(20.5小時)
核心課程-
☆數 位電路設計原理與佈局設計(21小時)
: s4 W- r6 {. U☆高壓製程技術佈局(34.5小時)
" J! @  E, |+ h0 W" Z☆高壓和低壓之主被動元件佈局 設計、實作技巧與驗證(43.5小時)
☆CMOS類比佈局設計、實作技巧與演算法(43.5小時)
☆晶片系統整 合佈局實作與驗證(7.5小時)
☆CMOS ESD佈局設計、實作技巧與驗證(31.5小時)
$ z" o9 K! Q4 G# h) X% U6 q" [5 N實作課程-
☆積體電路佈局軟體設定與操作(16小時)
6 k% S; M. S, Y$ U. H* I; M+ g5 ]☆Calibre各種驗證除錯技巧養成(21小時)
# y5 J  u2 s( M& C7 C* A% P! T☆ 簡氏120秒快速佈 局法(15小時)
( G' B+ k# I. v2 M3 _0 ]☆佈局基礎能力檢定(7.5小時)
9 k$ }8 J: k) M☆晶片專案規劃實作與專題製作(27) 小時
* p* E' ^8 X0 W" ]$ F" F  {% X☆佈局專 業能力檢定(7.5小時)
2 b: q3 w1 g8 b4 Q, L$ V☆專題成果發表(3小時)
- q9 {4 G6 X, e; h通識課程-
☆性別主流化(2小時)
☆履歷撰寫 與面試技巧(1小時)  

) L+ @, b% l# k: x% Q% U" |) \【課程網址】
0 M( f  t% r: q) T! V6 R1 A! m徵選會:《智慧電子學院計畫》積體電路佈局設計人才養成班(第一期)-課程說明暨甄選會
( [% [8 ]9 O: o課程網址:【智慧電子學院計畫】積體電路佈局設計人才養成班(第一期)