PLL相位噪聲擬合？

chip123_scott

各位大師，如果做一個PLL，PFD/CP的電流噪聲、VCO及分頻器的相位噪聲
使用PSS+Pnoise仿真，如何將各個模塊噪聲擬合。
查了一些資料Matlab擬合，懇請各位分享有更好具體擬合方法？
謝謝各位

7 `% N7 s8 F2 J& N) ^8 C* f  d+ s& `

p12345q1

9 |9 e+ I2 \3 ^2 g最近在研究PLL與DLL, 感謝大大無私分享!!

tony9211

就將各個block的noise 乘上noise transfer function
1 i! Z2 R2 C- L9 b9 k0 c加總起來就可以了
  w& U8 `3 G8 V最後在看你要那種jitter 看要不要過一些transfer function
  y! _3 S7 w3 K都不過就是phase jitter  （名字很多 edge jitter absolute jitter)