layout check items

李寶容@FB

我把這幾年的經驗整理一張表以這張表來確認有沒有注意到所有事項
$ T! j& O  @0 z0 u: j8 l9 ]6 P6 v如果有其他重要的漏了，請大大們幫我補充
8 y* ]9 S2 B3 u# c- X在這先丟塊磚來引玉啦~
5 V" {+ k6 p" [. C1.check power width
" C" b: }/ o+ N9 X' F3 f. u! b(每一個IP都要向RD確認過，包括寬度& 哪層metal)
2.check shilding
(同上，包括哪些訊號是要上下包還是左右包 & 是否需要從頭包到尾還是只一段就好)
7 Z9 {! v; t, S6 w( `/ ^( H' f3.no metal on active area(device)
' \! b! y  @0 r/ X' n' h: n(如果畫的是類比，這個肯定要遵守了。不過有些RD比較保守的會連凸出的POLY部分都不可以碰到，所以要先問清楚)
4.check power tree
& z. }7 |& Y% e& P0 n(注意power&grond是否由粗到細，可以單開一層metal&net trace來看)
+ M0 T. _) p2 q$ z/ d4 D) V5.比較成熟(舊)的製程，不管在power or singal的線都需45度角
, P$ V6 ]/ w6 g* o; A- f' M(主要防止尖端放電)
: }& c, S  u- M  o6.metal cross as less as possible
(主要防止couple)
7.check matching
5 R$ a, x% Y, n2 T( _(在floorplan階段就得問清楚，包括誰和誰matching & 如何matching)
8.source & drain上的con &via 打滿
7 l+ n+ L6 b  u3 j+ H9.push-pull 電路需要大電流的
(power需要寬&top metal)
10.OSC 電路需要獨立(乾淨)電位的
+ M* R! q( ]0 i(要從POWER PAD處拉一條獨立的給他，其他都不可共用)ps:雖然問這麼一堆RD可能會覺得超煩，不過要不清楚就下去做
到時候可能花2倍以上的時間去修改或是可能更多細節無法顧到，所以還是問清楚比較保險~

) E5 Q$ }9 d; [

skeepy

Good , 我是分幾大項做檢查:
* z# J  A4 v) ^, X+ f) B4 H7 d+ iDevice check : 就是檢查是否使用正確的元件以及種類.....
Match check : Mos & Input stage & RC .....
. S. n6 `7 {) V' I( G2 z' rPlacement check : 特殊元件: BJT OP Trim .....
/ s9 a& ?# `6 A0 L9 CGuardring check : Bigmos guardring & HV/LV Rring / bias ring .....
& v6 }, Q# T- I, P: R3 DMetal Routing check: power/ground & IO & Big current & shielding & Kevin's sense & .....

  s2 t7 x4 K  e7 {* Z, `補充內容 (2018-7-23 01:03 PM):
Kelvin , 少打一個字。

李寶容@FB

請問Kevin's sense是什麼呢?