CIC類比IC競賽決賽-電路除錯求救

tp6djpzj4

今年參加CIC競賽決賽遇到一些問題，想請教專家意見。
            
這是今年決賽的電路圖，為6bit log DAC，使用0.35um製成，工作電壓3.3v。
8 d7 S2 Y: a1 v! v8 S" O* t4 o初始時會對63C充電至2v，再利用C減少63C儲存的電荷，最後用Buffer輸出。
! W8 N+ ~( P0 K7 v: y

* o4 d* V9 I$ R' B; [* s8 v0 f              
這是時序圖，CLKb為CLK的反相訊號。
參數規格要求DNL<0.5 LSB，在比賽時確認有達到標準，但成績公布時DNL參數卻大於0.5 LSB。
以下是成績複查的結果
         
1 d* z. Q/ {  w8 V在63個DNL數值中，前62個都正常，但為什麼在最後一點突然超標，
  h, W& G! G" Y' T2 K1 v實在想不出哪裡出錯，拜託各位專家高手替我找出問題。
" ^* O7 |/ B$ x9 C

fordayever

如果確認63C及C charge sharing的結果都符合預期
0 |2 K1 M8 D$ C0 W5 U' U4 d可以看看Output buffer的input range足夠嗎?

YMCK

想請問樓主是比full custom的嗎