Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 1937|回復: 0

[教育訓練] 11010/07、10/14線上~積體電路晶片 ESD/Latch-up介紹與防護...

[複製鏈接]
發表於 2021-10-4 11:55:36 | 顯示全部樓層 |閱讀模式
CMOS積體電路或電子產品中靜電放電(ESD)與突波引起閂鎖(LU)破壞是影響IC可靠性的重要因素,因此無論由製程上、設計上全方位的防護措施是必要的。本課程是CMOS積體電路/電子產品ESD/LU防護設計的重要課程,也是一位新進工程師要跨入ESD/LU防護設計領域的入門及進階課程,偏重講授各ESD/LU發生、ESD/LU防護熱門技術,這將對電子產品/IC ESD/LU防護設計有著重要影響,課程也介紹了電子產品/IC ESD/LU防護觀念及如何去做有效地ESD/LU防護,因此我們最後期許學員最後能充分理解並掌握CMOS積體電路或電子產品 ESD/LU議題及ESD/LU防制的相關技術。

修課條件:
現職從事積體電路與電子產品之RD設計、佈局、製造、產品應用與品管、品保、FA相關技術人員。理工科系畢有興趣學員,非理工科背景學員亦可。

課程大綱:
1. Introduction to ESD/Latch-up - (靜電放電/閂鎖效應 簡介)
 Introduction to ESD/Latch-up(LU)
 Electrostatic Generation & Discharge
 Latch-up Mechanisms
 Comparisons of ESD and EOS

2. Design Concept of Chip-Level ESD Protections -(晶片級靜電防護設計觀念)
 Introduction to ESD Protection
 Device Protection Methodology
 Requirement Conditions of ESD Devices

3. Whole Chip ESD Protections -(全晶片靜電放電防護設計)
 Input Pins ESD Protections
 Output Pins ESD Protections
 Static/Dynamic ESD Clamps
 Mixed-mode ESD Protections

4. Design Concept of Chip-Level LU Protections -(晶片級閂鎖防護設計觀念)
 For I/O Pad
 For Internal Circuits
5. CMOS LU Free Design -(CMOS閂鎖效應克服設計)
 Temp. Solution
 Process Designs
 Layout Designs
 System Designs


課程資訊:




您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-3-29 01:09 AM , Processed in 0.109006 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表