想問關於LVS 抓不到port問題

kminmin1

請問各位大大近日有更新virtuoso
3 s! {* I) V' d4 N4 M/ b0 f更新後跑LVS時卻抓不到port
LAYOUT 都是使用drawing畫並且已經有設好label(使用TEXT)和打在ME1
, K$ ~. ?7 P3 y% y$ q6 X. G
; N" o% t( \/ f) ^0 [( d" G我有試過改成pin 也是無法
(在virtuoso更新前是使用TEXT是成功的)
也有比對layout 和 LVS 選項看是否跟更新前一樣都確認一樣 跑LVS後依然抓不到port
# ?: V+ n* t$ d
* m& G$ U  g* _  {6 _( L

) d" N; M2 ]0 X, l0 e9 V空接label 照理來講會寫 某port未連接在導線上
但是目前連警告都沒顯示
所以確認 他是沒認到TEXT這東西



網路爬文雖然有很多人討論抓不到port問題
5 n4 }3 S6 Q7 l* v, f5 v/ Y7 j& D但是很多解答都是選錯purpose 或者 直接忽略port
2 R5 Y. U& S" _/ T& i& V1 ]9 |; U所以想問各位大大該如何解決 謝謝!!
- Q9 `' c8 @1 Z) l
目前是以inverter測試
輸入輸出腳in out
電源接地 vdd! gnd!
6 v  R3 q% g' ]/ {& u
; i3 X) ^& Z2 d# J9 i. `- Z; l
1 S; g1 z) ~7 E$ J6 ]錯誤訊息:
( r( ?: z/ e2 G" ]) N- bWARNING: Invalid PATHCHK request "GROUND && ! POWER": no POWER nets present, operation aborted.
3 D6 V- a- B6 y# `WARNING: Invalid PATHCHK request "POWER && ! GROUND": no POWER nets present, operation aborted.
WARNING: Invalid PATHCHK request "! LABELED": no LABELED nets present, operation aborted.
' s' t  F, J0 fWARNING: Invalid PATHCHK request "! POWER && ! GROUND": no POWER nets present, operation aborted.
--- WARNING: POWER, GROUND, LABELED or TEXT nets required by ERC operations do not exist. See ERC section of the transcript
0 y! ~# N3 L8 o0 E


! A2 }/ z. \, D; ^5 O. `& O
( }& U8 p% x/ b8 h& t