請問如何降低64-bit漣波進位加法器的延遲時間？

yy81d305

請問如何降低64-bit漣波進位加法器的延遲時間？
. y3 {( |$ z' `1 G& z因為電路串接成64-bit每一級的寄生電容變大，
  t: |) x* \9 G. I. A1 ~5 c如何降低電路所造成的寄生電容？
謝謝!

masonchung

作ASIC的話
3 F' B" r4 K# A6 ~% m, g* L' O6 W! X! A應該是請RD化簡成Carry lookahead 之two-level Nand-Nand等效電路
或者改成Carry save 加法器