|
我也是碰到這類SPI的問題~
) y3 i2 ]- o+ L2 r3 J. g# F9 |8 R# x/ H3 F( K; ^. f- ]
架構: CPU ---A/D bus---> CPLD ---SPI---> SLIC(FXS IC)5 w2 ~$ ^2 a' j6 f
FW不願再傳輸時透過A/D bus製造SPI_CLK* t+ |/ r# N+ q, }
(以便Data in與out使用,就是設SPI_CLK & SPI_Din在同一個REG,如REG1(4), REG1(5)..)( Q* M5 ?1 y) ^. o9 i& |
; X4 r* u& A0 ^7 c H
問題來了~ FW只想放一個8 bits的Data, 叫我試著轉成Serial進去SLIC (OMG~~)' U* q" \4 f& _* f+ B% R. ~' Y' ~
$ G r9 O+ Q9 o7 b2 Z, L& t
1.以前是FW產生CLK,我知道IC的SPI一個週期是122ns (8.196.......MHz)
# c6 A4 z& A. I2 F* O# S: P5 j# N 此頻率如何產生??
/ l$ T5 s- g$ F0 P2 x& B" p, N# U8 I/ r C0 p
2.可以提供SPI 相關的程式碼嗎? (原PO的"VHDL"連結被管理者管制,我看不到~~) |
|