|
這是CIC在寒暑假給學生上課的講義
8 j/ L, A- v: b; e4 d參考了 modelsim document還有一些VHDL的相關書籍 整理出來的
- x: L9 d. M9 D* c2 d共有172頁 2004年7月由CIC工程師陳獻文製作
# r5 G8 O, M5 d + D( D0 i' p/ q- D' ^; z
它的Outline如下:5 [4 e2 X7 R1 T* w2 `- n' r
7 L% j. m. u: c# p4 U% [, G0 V
Introduction& G, t( P3 r5 s6 n* u+ Q& O
CIC Design Flow
) b+ Y4 M6 H. G3 CVHDL Fundamantals
4 D1 J4 }1 w- s$ `7 a2 t1 nVHDL Syntax
8 x% I5 X2 B! GModeling Logic Circuits, J! V! V% J. h* M3 e( ?: S; {
Testbench$ ~8 [; i$ B# `- q0 t
Gate-Level Simulation5 ]( V2 |: Z! v
" s3 Q, m7 {, Q/ ^
[ 本帖最後由 yhchang 於 2008-2-20 02:52 AM 編輯 ] |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|