|
這是CIC在寒暑假給學生上課的講義( ?" ^8 `- C1 L) g
參考了 modelsim document還有一些VHDL的相關書籍 整理出來的6 s( }& u: S( e7 v
共有172頁 2004年7月由CIC工程師陳獻文製作
: v ^! ~/ P: D, y1 M* h# D( N3 t 0 R: ^. Q7 D8 }9 \7 L
它的Outline如下:% E4 m: Y! ^. {' G/ S
: b6 g& n* f u/ d( S& L' |Introduction
- j) A- G' e8 ?; d" eCIC Design Flow, L9 [$ q/ i n- }2 O- |
VHDL Fundamantals9 q/ d+ x+ A8 `, |0 ], I2 T5 I
VHDL Syntax# R9 U# U. P. U4 G2 x
Modeling Logic Circuits3 u0 h# q' g" N* T# {5 P
Testbench
7 e, f0 u8 c) w, j& fGate-Level Simulation' `( P, I! u: m! w) @+ O! X
+ R# l9 R" U: h, D* w
[ 本帖最後由 yhchang 於 2008-2-20 02:52 AM 編輯 ] |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|