|
這是CIC在寒暑假給學生上課的講義0 O! j8 `* C: x6 N0 F% r
參考了 modelsim document還有一些VHDL的相關書籍 整理出來的$ i: O, D, g2 I$ N6 q
共有172頁 2004年7月由CIC工程師陳獻文製作
8 z$ D% }9 ]6 b6 g ( |$ n. M- p8 U5 F2 p# b+ @
它的Outline如下:
@4 g/ N: G, d# B& r" y
% b# t4 R7 N ^& c0 j2 cIntroduction; _: H: e7 g! T; s, \
CIC Design Flow
2 J$ [' C1 m0 Z7 g* `$ X/ EVHDL Fundamantals6 d' U5 s& H* f( e N- ^* V. t
VHDL Syntax
3 E4 F7 P, e* i$ ?0 F, U0 ?Modeling Logic Circuits
; U' `/ L/ ?. L3 M6 qTestbench
0 g2 i$ h7 ]: m- _Gate-Level Simulation
T1 @3 y& V/ S$ ~9 k; l' X6 n. a" @% ]% F: V( k, C: u7 ]' I5 R
[ 本帖最後由 yhchang 於 2008-2-20 02:52 AM 編輯 ] |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|