|
這是CIC在寒暑假給學生上課的講義
/ j6 S- c" Z/ ^' a+ K5 |) ]3 q: d1 n參考了 modelsim document還有一些VHDL的相關書籍 整理出來的
% x9 y" b9 g+ Q+ t4 [4 L7 B' H共有172頁 2004年7月由CIC工程師陳獻文製作
u( X2 B8 X; M* p% ^* F
* ^* }: z" d$ i+ G它的Outline如下:" B- }+ r/ X5 H5 `0 R
, @# z. d0 q- U# J- [" a% ~
Introduction. ^4 G8 t) L: N0 m8 H1 |# ^
CIC Design Flow
+ V& W2 Q1 b2 N; M/ P gVHDL Fundamantals
5 W( u* ~# o! M4 W A. jVHDL Syntax4 E g' T8 h: Z( ~' \! i t
Modeling Logic Circuits
# R( ]6 z6 _# d' _( M; T7 F3 \+ mTestbench$ h3 T7 g! ~1 j9 X, g
Gate-Level Simulation
3 F8 d, @ M: Y5 c: N5 \ c9 R) z2 Q
* |4 C; g# j* ]$ H2 \! V) i[ 本帖最後由 yhchang 於 2008-2-20 02:52 AM 編輯 ] |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|