設為首頁收藏本站

開啟輔助訪問切換到窄版

1 2 3 4

Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › FPGA/CPLD/ASIC討論區 › [求助]請問CPLD內FIFO用VHDL寫...thx

發新帖

查看: 9054|回復: 4

上一主題

下一主題

[問題求助] [求助]請問CPLD內FIFO用VHDL寫...thx

1^#

發表於 2008-3-3 14:25:16 | 顯示全部樓層

For your reference.

本帖子中包含更多資源

您需要登錄才可以下載或查看，沒有帳號？申請會員

x

回復支持反對

使用道具舉報

發新帖

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-16 05:00 AM , Processed in 0.100013 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表