設為首頁收藏本站

開啟輔助訪問切換到窄版

1 2 3 4

Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › FPGA/CPLD/ASIC討論區 › 用verilog撰寫取對數log電路

發新帖

樓主: michael6172

上一主題

下一主題

[問題求助] 用verilog撰寫取對數log電路

1^#

發表於 2009-7-20 08:32:14 | 顯示全部樓層

好不容易注册上了，希望下载来的可以用啊。
据我所知可用CORDIC算法，但是不知道咋用？

回復支持反對

使用道具舉報

發新帖

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-19 10:13 AM , Processed in 0.103513 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表