CALIBRE LVS & DRC

crystal_blue

極簡單的說DRC 就是Design Rule Check 的縮寫，也就是依照Design Rule來check你畫的layout
只要將check 出來的error部份修除就ok了
/ Z2 o4 O+ U1 C- e
極簡單的說LVS 就是Layout vs Schematic 意思就是layout跟電路的比對
0 p- c7 i2 a/ P# z( ~/ j3 D5 b" |" I" \除了比對電路有沒有接錯還會比對model有沒有畫錯。
9 l: l3 ?) l9 X5 M9 e& F* ?
另外請問您的問題NET DRC 是什麼意思?因為沒看過所以沒辦法給你解答。

crystal_blue

簡單的說~你要的答案可以在LVS & DRC 的COMMAND裡找到
4 a2 ~7 R$ m; N9 u7 U
$ g( C2 s' ?  S. J  M7 w0 xLVS的原理就跟之前所說的一樣，CALIBRE 如何去認到MOS 除了COMMAND外
+ j# ~" T7 g$ S+ W你還必須STREAM IN SPICE ，COMMAND裡會去定義怎樣的條件下他是PMOS
4 g1 \/ F' r0 V還是NMOS，如何判定是INV是去比對你所STREAM IN 的SPICE ，在LAYOUT中
如果有PMOS 跟NMOS的連接方式跟SPICE中的定義相同那LAYOUT就是INV，至
0 f9 |5 h. y  `5 D4 P  p. \於如何找到特定的NET，除非在電路中就事先寫入，不然在CALIBRE RUN LVS時
: W) x1 r9 e9 r: A所產生的NET NAME是隨機排序的，不過有些LAYOUT的TOOL有辦法認到NET，
6 s4 y  ?; L% S; z/ U; r& `但也是必須事先設定。

/ q4 P: e- D) M, H) ]+ JDRC的原也跟之前說的一樣，COMMAND FILE 會去依DESIGN RUN 裡的規則然
% Y4 _) Z) d8 J7 B& M8 M8 [後寫出一連串的句子，將所有層的可能的相對關係以條件式的方式寫入，然後再
0 ?2 U' `+ q) f利用TOOL 去比對並將結果顯示。

以上是我所了解的部份，希望有幫你解答到。