|
回復 1# 的帖子
CP 只能做一些初步 良率的分析
, `' W1 z- d5 b知道 CHIP Function 有沒有過
! Q1 d9 K: h' T& C" ?稍微量一下 Current SPEC有沒有過...
( R3 ^0 R4 x y+ C- ]" {( W$ y有沒有什麼大的 Bug 跑出來?: ]% c# w- W; P4 N6 X
可是 真正的速度及效能 就得要 FT 才能知道8 V: F, K0 ]% c' A2 R$ S
2 M4 X' u, s( G. y6 o4 z$ ^7 A/ E0 |因為 封裝 的時候 對 CHIP 會有 Stress壓阻效應 還有 高溫低溫變動大的效果出現....
- W( d0 }; J( b, y9 }+ ]2 q! x- NFT後的 CHIP 就跟有 西曬的房間一樣 夏天像 烤箱 冬天像冰庫....
( u8 q- |. r4 q9 z2 T6 G此時的 Device 特性會偏移比較嚴重 , 比如 Bandgap 就很容易有 Die-to Die或 Lot-to Lot Variation5 G4 X) s0 S% Q4 h5 P
Vbgr 參考電壓 會漂掉....所以 CP與FT其實差異還蠻大的 兩者良率差距大
6 X7 q8 p% K$ M* C8 x7 A( f7 I) E如果測試沒問題的話 那問題還是得 丟回給 元件或研發工程師去解決....5 I3 J- e5 I5 @6 b, `- P! v2 x/ G* X
* ^$ j9 T6 t0 e. |6 t& p大部分 IC測試廠 都得等 FT過了 才敢送給 客戶跨... |
|