|
|
現在回答這個問題不知道會不會晚了點，但還是將我在IC測試多年的經驗分享一下；6 q" M3 }1 R# _) U
" r4 z0 K# `* o; A
首先 CP 與 FT 須注意甚麼？當然是不能選錯程式 ，那不是廢話嗎？對！但因為有些測試程式是2 J+ Q) @) `# ^# F3 o
當你進入程式執行時才讓你做選定，所以有時後選錯了也不知道的，等到一批貨做完了，報表出來了才2 @/ w' Z5 ~9 l' m' W! x
發現，那你也準備被罵到臭頭了，為什麼？因為IC測試是以秒計費，所謂"時間就是金錢"用來形容IC測試
! ~, N( c8 H; H( F- j1 T再貼切不過了。+ u' }2 N7 q. k M. b' {. v
( k* S) t5 z+ I
CP 與 FT 測試所使用的設備不同， CP 使用 prober 而 FT 使用 handler ，在操作上有很大的差異
1 R: e4 q, i$ ?1 \& J9 q，Tester可能都一樣，但 Tester 與 prober 或 handler 的通訊協定不一定相同，因為 CP test/ Z/ f J! j2 `( h$ u& ?! P# i
會將各種不同的 function fail 分成不同的 bin ，所以 bin 有可能高達 254 個 bin ， 而 pass
! V; P% r. i, f只有"一個" bin，為什麼呢？7 U7 [# y- r6 @+ r4 d
/ u- U0 g- T- w0 F, }# x6 Q" l
因為 CP 主要是針對 FAB 廠的製程做測試，所以只要將 CP 測試的資料 pass 給 IC 設計者，根據測試$ h0 m8 k3 e2 |
資料，IC 設計者便可以輕易的知道問題多發生在那些區塊，是 FAB 製程有問題、那一個製程有問題，
+ l2 D O5 `3 v4 h或是 Ic layout 有問題，或是設計有未考量到的地方••••••etc，從 CP 的測試資料便可以看出! ^. _( K* _# O6 @% l! U
一些端倪，所以 CP 的測試程式會多偏向這些方面去撰寫。4 C* u& M: E" `' H, @7 F; `
$ g7 j; `* ?/ U Q' ~' vFT 測試呢？ FT 可以說是這顆 chip 能不能用的最後把關者，也是 assembler 廠的檢驗者，因為
) L# ~7 W+ C) i" Xwafer 已經測試過了，所以 assembler 廠只挑 pass 的 die 封裝，所以理論上不可以出現 open/short 的 chip 出來，如果有太多的 open/short，那你 assembler 廠絕對脫不了關係，
0 m! E$ v" b% ?' E2 `assembler 廠恐怕也收不了這次封裝的費用了，所以為什麼 handler 上一定會將 open/short 獨立
; ~: {8 k9 t0 V! G8 ]; W' E一個 bin 的原因，這些 open/short 的 chip 一定會回到 assembler 廠分析，去找出 assembler
* S1 H1 q: f% n2 ^: Q; J& M; H" X8 M: {廠那段的製程出了問題。
' n$ h0 L( K/ Q. T- N3 ?$ Z8 G0 x. ?: @% G4 D5 K- p5 _
除此之外，因為最後階段了，所以 chip datasheet 上所 show 的所有 spec 都須要被確認，否則; v$ w, m5 b# u( y( m
datasheet 就寫假的啦！因此 FT 測試就須要乖乖的一項一項的測，直到所有的 spec 都測完為止，
3 B7 @1 ^' X6 U4 Q/ S* q7 P. ?到此為止就 OK 了嗎？還沒結束呢！除了功能正確無誤之外，再來就要看 design house 能 "A" 多少
1 Y, y9 C9 M9 d* d. e. ^6 t錢了，"A"貨就一定價格最優，"B"貨次之，"C"貨則便宜賣，所以 FT 測試最後除了 pass 的以外，還+ ?, m0 ] M. A8 C/ C
要將 A, B, C, 等級分出來，因此 handler 上就會出現 pass bin 不只一個的原因了。 |
|
[複製鏈接]
IP卡
狗仔卡
發表於 2008-10-29 12:19:13
顯身卡