Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 24443|回復: 14

[問題求助] chip power ring 电阻一般不超过多少?

  [複製鏈接]
發表於 2008-3-13 18:09:48 | 顯示全部樓層 |閱讀模式
对于较大面积的die,从ESD考虑,power ring 电阻一般不超过多少?, S6 p) u4 U" H
请高手指导,谢谢
發表於 2008-3-17 23:36:52 | 顯示全部樓層
我也想知道這方面知識啊!!!!
9 D' T5 a9 K- r6 F0 @+ i+ D有沒有人可以幫忙回答的呢????
發表於 2008-9-8 23:18:47 | 顯示全部樓層
最好不要超過 1 ohm8 i/ a# i& _% K0 j2 T( R
如果會超過
1 u. A! w" F/ L+ R% _: ^那麼 I/O 這邊的元件要畫大些
 樓主| 發表於 2008-10-31 00:01:42 | 顯示全部樓層
最好不要超過 1 ohm,谢谢# d; V; a! s( {3 f, `) o: H
超过1ohm, I/O元件大些,这个尺寸大小怎么来把握哪' O/ d0 W- ^2 F, _) |* M0 q' s) L

& x, m) n2 w% o# S[ 本帖最後由 scy8080 於 2008-10-31 12:05 AM 編輯 ]
 樓主| 發表於 2008-10-31 00:07:09 | 顯示全部樓層
还有一个问题,我们在做IO 管时,拉大CON到GATE的距离,大概3-4um,这个作用是什么哪
發表於 2008-11-1 15:26:02 | 顯示全部樓層

回復 5# 的帖子

是为了增大Drain 到Gate的space,也就是增大Drain到Gate的Resistor,防止突然的大电流烧毁Gate!
發表於 2010-5-14 15:37:38 | 顯示全部樓層
若擔心 POWER ring resister,有另一個想法就是在這條路徑上多塞一些VCC to GND CLAMP
發表於 2010-6-8 10:48:22 | 顯示全部樓層
补充:1 Ohm可能难一点,3 Ohm比较实际,特别是较大的Chip!
發表於 2010-6-14 11:36:24 | 顯示全部樓層
看到許多前輩的經驗談......讓我增進許多經驗喔~~~感恩
發表於 2010-9-11 16:13:21 | 顯示全部樓層
回復 1# scy8080
) ]; i& o5 ]7 F7 Q2 l2 J$ @* H) q5 i+ y' @) f& R
' j: V& N- s: D. }* g8 Q; [& Q4 Y/ y
   
1 P7 U8 h$ F$ a3 N4 }9 {  o7 [ 以TSMC作为参考,90纳米以下要满足bus电阻小于1欧姆,90纳米以上要满足bus电阻小于3欧姆;如果不满足该设计规则,esd zap的时候/ ?1 O) e% G; y) r( ~
很可能打坏core里的device。
; i/ j9 g. f* h' B 
發表於 2010-9-11 16:24:01 | 顯示全部樓層
最好不要超過 1 ohm,谢谢( H- {6 B4 O: o2 q
超过1ohm, I/O元件大些,这个尺寸大小怎么&#2646 ...
1 W% P4 T# Z3 N. O* }scy8080 發表於 2008-10-31 12:01 AM
3 z) b1 k, _/ h/ o: ^: f, U$ A# }: |

* V/ h4 D: z1 C' m8 H
" l, @' W$ f7 s9 k4 P6 G; |2 CI/O元件大些有一定的帮助,但瓶颈不是在I/O元件本身的大小上,所以I/O元件大些起到的作用不是很大,比如diode,Ncs的面积大,实际上对diode,Ncs的交流导通电阻减小并不是1 u1 U- J- ^. Z9 w
很明显,由于bus太长了,上面的IR drop太大,比如ead zap 2000v,有大概1.3 amps的电流,如果bus电流从1欧姆变到2欧姆,那压降就增加1.3v,而单从增大io的面积- B9 y% `4 K* R
来平衡bus电阻的增大是很难的(再说成本上也不允许我们降io的面积做的很大),势必会对core device形成危险!
發表於 2010-9-11 16:43:44 | 顯示全部樓層
还有一个问题,我们在做IO 管时,拉大CON到GATE的距离,大概3-4um,& ...4 @1 X! ?: W. z, ^& L( O7 v
scy8080 發表於 2008-10-31 12:07 AM
" O9 E0 Q5 l/ @  q9 m
$ @8 o& ~! Y/ Y, e7 e9 [! d- s* d
拉大 CON到GATE的距离也只是拉大drain 端CON到GATE的距离,不会拉大source端CON到GATE的距离(同时一般会将salicide也去掉),
: Q! S/ j$ K/ H其作用是增大drain端的电阻,相当于在drain端串联了一个电阻,起到在esd 冲击时保护自己不被打坏;能保证ggnmos下寄生的诸多npn管. R0 f" B2 D) b2 T7 s
(gdpmos下寄生pnp管)能够均匀的被打开,进入snapback状态,泄放esd电流;如果drain端这个等效的串联电阻不够大,寄生的诸多: B! ]: r+ s7 |" D  V' J3 E
npn管(gdpmos下寄生pnp管)可能不能够均匀的被打开进入snapback状态,只是有的开有的没有打开,而esd的电流或者说能量是一定的,. t% J4 l/ K8 V4 W. q/ _: n
必须泄放,电流在局部逐渐增大,出现二次击穿(热击穿),把device烧掉,我们通常看到的emmi图片上出现在source与drain 端的那道小# ?* }0 X2 O1 |
暗条或者drain端的小洞洞或者gate下的小洞洞,都是被烧毁掉的痕迹!

評分

參與人數 1感謝 +2 Chipcoin +2 收起 理由
semico_ljj + 2 + 2 不错。。。

查看全部評分

發表於 2012-7-12 13:15:13 | 顯示全部樓層
good!' t; E5 R7 X3 d( R+ r
讲的很好,现在在被一个ESD问题困扰
發表於 2012-10-20 15:04:41 | 顯示全部樓層
受益匪浅啊··~~~~~~~~~~~~~·
發表於 2021-8-26 13:34:21 | 顯示全部樓層
受益'良多6 f( ^: G4 a3 w$ t; u
- _$ l" Z7 @/ A; Z# d
謝謝大大的分享!!!!
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-3-29 04:55 AM , Processed in 0.125007 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表