關於Layout 錯誤的問題

saicloud

請教各位大大:
小弟把PMOS的B和S接在一起，做LVS比對的時候結果出現錯誤~
有什麼方法可以解決這個錯誤嗎?
8 n8 ?! n% I) L以下是錯誤的內容:
9 Y& O2 b1 p1 I3 n                         DETAILED INSTANCE CONNECTIONS

       LAYOUT NAME                                               SOURCE NAME
7 R" i# }$ F( k+ v8 q**************************************************************************************************************
; C6 p0 T& Z, G' i/ \- Y# N3 p
          (This section contains detailed information about connections of
0 Q- G; w+ `4 `1 O1 w  r' [           matched instances that are involved in net discrepancies).

5 ?  Z+ h& {  K--------------------------------------------------------------------------------------------------------------

1 R# q7 _. F5 v1 [       X75/X510/M0(27.557,70.742)  MP(P)                         MM3  MP(P)
( }1 [) v9 [# B9 \1 A1 @         g: X75/8                                                  g: net20
         s: GND                                                    d: GND
6 R, u! I3 \! C         d: VOUT1                                                  s: VOUT1
" p5 B) ?; u7 u. v7 |3 O         b: VDD                                                    ** VDD **
) p9 ]4 I2 S8 ^% [: `2 e1 I$ A         ** VOUT1 **                                               b: VOUT1
( N' P+ f6 r7 A- {  D
  ^0 s1 I: V& {3 ]0 X! ^--------------------------------------------------------------------------------------------------------------
, }- ^) i2 M2 Z
       X76/X510/M0(47.789,70.742)  MP(P)                         MM11  MP(P)
2 R3 b6 g/ M) K, ]( F         g: X76/8                                                  g: net021
" ~! a# x. p2 K9 G         s: GND                                                    d: GND
# |! ?* L; v/ X7 e         d: VOUT2                                                  s: VOUT2
         b: VDD                                                    ** VDD **
2 i. F3 ]& U$ z! h5 U5 `. c9 O8 D         ** VOUT2 **                                               b: VOUT2
3 p) [0 p* V3 T****************************************************************************************************************

0 R0 s. M1 d/ m6 j3 F; w                                   INCORRECT NETS

  [; a$ f  {6 g7 H2 ?8 d* J$ xDISC#  LAYOUT NAME                                               SOURCE NAME
**************************************************************************************************************
9 J/ J$ M9 ]; f8 f/ ?' z6 t
  1    Net VOUT1                                                 VOUT1
       --------------------------                                --------------------------
      
       ** missing connection **                                  MM3:b
      
+ a, c1 m0 ~; w4 b+ u- \
--------------------------------------------------------------------------------------------------------------
2 b, T( `- j% X# Q& B+ f' T. N
6 o3 u# d+ {' e# D% t  2    Net VOUT2                                                 VOUT2
0 N( D; G2 P1 ~. \7 Y3 |       --------------------------                                --------------------------
: p8 ]$ C* ^( @! D  o8 z; p2 w      
& L0 c' Y0 Z0 i/ K; p% J" s8 \2 F       ** missing connection **                                  MM11:b
      

--------------------------------------------------------------------------------------------------------------
! t8 {# r* ^1 ~8 j$ w9 I) \" H/ D
  3    Net VDD                                                   VDD
       --------------------------                                --------------------------
      
# A* F( [9 _: D       X76/X510/M0(47.789,70.742):b                              ** missing connection **
( j* N) @. T( N( N( w       X75/X510/M0(27.557,70.742):b                              ** missing connection **

egg

版大....
你的N-WELL有切開嗎?!
3 C& I$ T( I; c/ A1 ~5 A- k: ^report看起來好像你把那兩顆PMOS
做在VDD的N-WELL裡耶
+ n0 s9 p: u! Y$ Z) p( c  O檢查一下吧
: ]1 i  x) i2 g2 X. U4 c, k這兩顆PMOS要有屬於自己的N-WELL
' g- g* L8 d1 Y# `$ |7 }如有說錯請多加指教

saicloud

感恩~
後來我把兩個PMOS的N-WELL分開，做LVS就正確了。
想請問你怎麼判斷呢?

egg

其實也沒什麼阿
' K. \4 X& C% S6 W) C由report看出那兩顆PMOS的body與netlist的對不上
. f( l1 q% P: |加上版大您說MOS的S&B已經接在一起
/ V7 M2 C6 P$ p. k  J根據經驗...就是N-WELL不小心short或是
N-WELL給它弄成同一塊
不知道這樣的解釋
滿不滿意呢?!

saicloud

嗯嗯~有較了解。
謝謝教導~^^~~