單一顆 MOS 的 W 大於200um？

shaq

今天看了一顆公司以前的人設計的一顆 Charge Pump Voltage Converter for WLED，
4 H2 R& }  o7 h  ]我只拿到 gds 跟 Layout 完 extracted 後的 netlist 檔
4 n' p& ?& G8 ]7 @4 z1 L2 a( G我們都知道，MOS 要作大顆一點，可以降 RDS...

+ b: t0 q; J+ }但...今天我看到一個奇怪的現象...
; [% |5 F( V, n! n  g' \「居然單顆MOS 的 W值大於 Spice Model中所定義的！！」

( d9 ^- r  a$ W我記得我看到的那顆 L=0.8um, W=300um ，Spice Model 的 WMAX 最大不能超過 201um
2 t2 M, [5 A  y1 U
& F* H" L2 p3 C7 G6 G這是為了省面積嗎？ 還是有其他的考量？

finster

它應該是W=30um, L=0.8um, M=10
6 M! `, q) _4 @$ G" F因為layout不會計算M為多少,而是把所有的size sum在一起,所以W才會看成是300um
3 T: e( B, G' C& P4 v另外,如果是作dc-dc,單一顆mos要大於300um是很常見的

shaq

原帖由 finster 於 2008-3-20 09:45 PM 發表
% M  C  o" d( {它應該是W=30um, L=0.8um, M=10
因為layout不會計算M為多少,而是把所有的size sum在一起,所以W才會看成是300um
. {% x/ I3 V6 G/ D! j另外,如果是作dc-dc,單一顆mos要大於300um是很常見的

5 s) ?9 [- ~7 I不不不...真的是一顆MOS 的 W=300um
1 C- U* q( O- C我還特別在 Virtuoso 用 k 量一下...

是啊！它就是 Charge pump boost converter...我覺得奇怪的地方是他沒有遵守 Spice Model 的定義..

daidai

The limit in model is from foundry's QA range. The QA procedure for most MOS model performs width range from min. rule to 300um. So, foundry limits the WMAX to 300um. Foundry did not quarantee model's validness of device W>300um, but this does not limit device's real implementation on silicon. So, experienced engineer could use such design & layout with care.

finster

那我個人覺得這可能是電路設計的人經驗不足,再不然就是layout工程師沒有太多這方面的經驗
基本上,對一個電路設計工程師來說,不可能會這麼作,因為這不是一個好的電路設計者所設計出來的

sjhor

嗯!  這是有可能的!!
早期的 designer 因為 model 本身並不準確!
加上他的要求可能也不需要!  所以才會用 W=300um 的這個數字!
真實的情況下  只是 simulation 和實際的誤差可能會比較大!
, l* m, f2 p, t6 H! i! ^但是  你若不 care 這個實際的誤差  當然可以用!
我們以前做大 driver 的時候  會如此用!  因為要省一點面積
: M9 F( o8 r. ]% U' n所以  會做一些的犧牲!!

shaq

原帖由 sjhor 於 2008-3-21 06:47 PM 發表
8 F9 m4 K. ]" u, I/ O嗯!  這是有可能的!!
- o7 V7 A# y% K早期的 designer 因為 model 本身並不準確!
; i' v* x; m& |3 w加上他的要求可能也不需要!  所以才會用 W=300um 的這個數字!
3 d( _( n  T/ z7 N% r) Y真實的情況下  只是 simulation 和實際的誤差可能會比較大!
6 n7 _1 q  @% \9 [  I5 E但是  你若不 care 這個 ...

可是我今天在 Sim. 那顆電路的時候，因為它的 W 大於 spice model 所定義的，
# r) ]3 t* o) [1 G% Z7 W+ U, D所以我改 spice model 的 WMAX 值，

6 @  ^4 R- ?2 q* y但 Sim. 出來跟量測出來的波形差很多，電流不對，電壓不對，可說是 Function 整個不對啊...orz

RX93

spice model內部的所定義W的範圍值
* q1 y6 _0 E7 R是在這個範圍內可以保證比較接近實際的(還是會有差,只是比較小)
現在自行去改model內的極限值
2 ~3 |4 b7 |: D6 ?. }: x模擬出來跟實際差上很多應該是可以預期的

: H) h' A& S" k7 [; Y% C我以前也有這麼做過
不過因為那是要一個極大的L值
1 t0 p: _% q6 C/ r用以產生一個極大的的電阻值
所以比較沒差

0 x4 r# G& O! l題外話
! s6 m6 a* j; m. O" ]+ G$ x, K要是我真的要求畫一個W=300um的MOS
  C3 E) A$ ^, W" p* X第一個跳起來的一定是layout
" _% n/ @! ]& j. o他們會不好畫

daidai

Usually, Shaq's revision on the model is ok with acceptable error. Do you use the device in linear region or near threshold voltage? Which foundry and technology? May the difference come from other sim. or meas. conditions?

Malong

這個地方在設計Power MOS我們常會看到，在同樣的0.35um process但不同的foundry廠，常會看到不同的width的最大、最小值設限
" K/ J; |; R0 n1 O$ H( c今天假設我要使用來設計Power MOS的元件，他的width最大值設限在50um，但我的width需要用到10000um，所以我的M要為200
你想在layout上面，width以50um來畫時，將會呈現於長條狀，對於一個POWER MOS這不是一件好的情況(也不會有人這樣做)

1 x8 |. ?- R6 p" \跑模擬用的file參數的設計，一般是foundry廠有驗証過的值，比較能guarantee特性的值，至於你實際畫的時候，是可以不用照那個值。
某foundry廠就曾經針對power mos這個地方的width給過我們建議，最好是畫大於100um，但他們的.lib檔設的width最大值為20um。
$ Q/ }: |! k/ o' k- ?你所看到的300um是還挺常見的。

yoyo20701

喔~~了解囉~~多看看大大的解答~多長一智~~多謝大大的解答~~謝謝

賴永諭

我覺得layout應該會出來打人喔!!!

billywei

我之前是遇過L比spice model裡面定義的還要小
為了要sim這個電路..先不管之前的designer設計是否正確
你可以直接去改.L檔案裡面的定義
找一下你用的library..應該還蠻好去改的
如果你要sim這個電路的話
我想應該可以用一樣的方法吧!!!