新手LAYOUT面是問到的問題麻煩大家幫忙解答

evee017

我是新手剛從自強基金會上完LAYOUT的訓練課程..
7 }0 S" H1 l& M1 y2 b也開始面試..但是面試機會很少履歷投了一個月了...
也才兩間面試...或許我不是本科系的關係吧..
5 \$ Y  \7 h+ Z我面試有幾個問題阿...解答不出來..要麻煩大家幫忙囉...謝謝...
1.INV阿..在OUT之前加一個CAP是什麼用途阿..為什麼...
& C) p+ }; ?& t8 a1 E4 D/ _  (不是用來穩壓的ㄇ...但答案好像不是這個)..
2.看INV的電路圖寫出Netlist，為什麼這樣寫..
) k# X3 u4 P6 W  {% a  四個角位可以對換ㄇ...VDD及GND可以對換ㄇ...
& f( E* C- G5 \  為什麼...
+ _  E9 l) L; d+ V& Q  (Netlist不是直接從電路圖轉出去成CDL檔的ㄇ..
( H1 E) x9 I! K1 l  我只會看Netlist但是我不會寫...結果就被打槍了..)
! X+ s$ b8 ^+ l* S( Y* t# G還有問一些有關RD相關的問題..說實在的我都答不出來..
LAYOUT真的好笑不是只有會畫圖..把圖畫正確電氣特性好面積小而已喔..
) q1 b1 ^) u% b& K- T/ |整個就很洩氣...

crystal_blue

一般而言面試官一定會盡全力的把面試者考倒的，因為這樣才能知道你的所知所學極限在哪裡
所以請別害怕回答，盡可能把你所知道的回答出來，別擔心自己只是會皮毛，因為從你的履歷表
上就知道你是新人了，也知道你是非本科系，但也不是要您認為不會是應該的。

. w) O' a) L( h( J, O/ s) D" c- w至於您提到的問題:
. x; m. J  _# |' D* I1.INV阿..在OUT之前加一個CAP是什麼用途:我的認知跟您的一樣，是穩壓用的，但是否在產品
6 s8 h$ J$ m. l( k% k' M/ @# n+ b) [  不同時會有不同的結果，這點並不得而知。
! ]8 t$ m. N5 K3 n; u  B/ Q9 a2 r2 ]2 K# s2.看INV的電路圖寫出Netlist:這種測試，是為了測試面試者對於LVS時的敏感度，雖然目前有
  TOOL可以協助尋找LVS的錯，但LVS跟NETLIST的關連是無法被否認的，利用NETLIST來偵錯
- Y. Q: ]' \% {3 G# ~4 [  也是時常有的事，自然也要看的懂。簡單的INV NOR NAND 等等的NETLIST最好都要學習一下。

( F9 n8 O  ?* G3 D+ ^  J% E除了以上的兩種問題，LAYOUT面試時也會考看NETLIST 畫出電路或是LAYOUT，以上是個人淺見
/ w; I4 ]% Q! C祝您面試順利 。

motofatfat

你說ㄉ netlist 應該是指spice 格式ㄉ
這是有格式ㄉ4ㄍ對應位置 D G S B是不能對調ㄉ
還要有片頭片尾

.SUBCKT INV IN OUT VDD GND
MP1 OUT IN VDD  VDD  P W=2.7U L=0.35U  M=1
MN1 OUT IN GND GND N w=1.4U L=0.35U  M=1
; c( W6 f$ T% B, R/ L6 C: V.ENDS

懂愈多愈有幫助
加油　祝您面試順利
任何問題歡迎來問
# s' _8 l# R" ^+ _: F機車胖胖信箱
motofatfat@yahoo.com.tw

qqdede

基本上 加CAP 主要在電源部份,主要穩壓還有就是要濾雜訊, 電源 在IN/ OUT 之間 ,通常我們會加一顆大容量10uf及小容量0.1 or 0.01uF 來濾 高低頻率,已減少干擾源!
+ q2 S7 R/ ?9 S4 i6 x/ B# X' W, Y. H" E* V
  q- w0 |3 m# K8 q9 n/ h6 ^尤其是在IC 電源端,更應該要更接近,
/ r8 I5 j2 R) O9 K' i; ]
& l+ [$ q+ R9 v) b/ P6 K以上個人小小經驗談!

vjc5

INV輸出電容, 我跟上面幾位看法不同, 這應該是測試INV的驅動能力
: g. m6 c$ S7 K  j+ M因為INV往往需要計算驅動能力

lydia0616

個人去try過spice
! L: d( v9 k; qD端S端對調後, 不會出現問題
0 U: `3 J/ Z4 E* H& \結論  可以對調

crystal_blue

MOS為一對稱的元件，它的source跟drain在沒決定哪端接電源前，是可以交換使用的
/ ?! Q+ J/ e4 b" T/ z& y$ H: O' ~7 U並不會影響元件的特性，在layout時在做並聯電路時，可以看到這方面的應用。

evee017

謝謝大家提供的答案...
我會再好好的去學習研究的...

mjubgt

補充說明 SPICE 格式
MOS在SPICE定義中可以分成一般MOS及LDD MOS兩種
以LAYOUT結構上來看,一般MOS的確可以Source / Drain 對調;後者不行.
2 f9 y: K- o* b) a  Z個人的想法是, SPICE對於元件的格式是固定且無法對調; 理由如下
1. SPICE FILE是由軟體自動轉出,格式已經固定. 除非是人為因素,不然軟題轉出的SPICE FILE應該要與電路圖一致
2. 若是S/D的位置可以任意對調,那麼LVS準確性及可靠性會令人懷疑

關於LYDIA的驗證結果, 個人看法如下
LYDIA應該是僅驗證一般MOS,這類的MOS其SOURCE / DRAIN在LAYOUT接線上本來就可以對調.因此,若是直接更改SPICE的S/D位置;LVS結果應該會如LYDIA所說,沒有影響.