通訊系統/晶片系統
& `2 J" m" G; S; X/ A- [ | PAC DSP 驗證流程0 p! g) E, K# B! H
PAC DSP Verification Flow1 M4 j: r9 T: @
| 廖宜道.% h* w4 f4 x7 {$ T) J4 m- S3 \
|
通訊系統/晶片系統/ W2 [# Y3 E& o3 n
| 以系統層級設計方法建立PAC PMP SoC驗證平台
/ C7 v! q7 q/ U1 @4 ]Construct A PAC PMP SoC Verification Platform Using ESL Design Methodology6 W; C- o* T+ n& D, X) Z8 K
| 陳紀綱.蘇培陞
6 x0 i9 D+ i' w4 H |
通訊系統/晶片系統
8 t6 O% o& f/ F! M, m1 t) U | 應用在PAC平台上作業系統層級的DVFS設計概論6 s% H% @* a5 ]7 N8 y
OS-Level DVFS Mechanism Concept and
o- m/ V" B1 KMethodology on PAC Platform( [* q0 [, A8 l% h" S; T3 c! U
| 莊維彥.張明偉7 m' ^0 f; e) V4 O: C
|
通訊系統
6 q) C6 J# X H0 p | H.264/AVC、VC-1 與 AVS-視訊演算法比較
! i |, M3 |* k5 s, A7 K5 @) l8 n& QThe Comparison of H.264, VC-1 and AVS-Video algorithm
8 d3 d* D. {, m8 e$ @, i/ {( m | 曾紹崟! A2 N/ _6 C- H# z
|
晶片系統% W }! F; Y, C0 b: O: ?
| 可操作在GHz暨50%責任週期之新型虛擬分數除法時脈產生器
4 ]+ N9 S0 q, X% I" |5 `% Z# lThe New Approach of Pseudo Fractional-N
. W) A4 A' n/ A& R' wClock Generator for GHz Operation with 50% Duty Cycle6 \0 k: l$ w0 [* q& b3 C( Q8 I
| 楊維斌.陳慶造.郭書菖. z' k( Q+ `; O/ W+ y5 K+ G
|
晶片系統
5 q+ T) h2 }* W3 x5 I | 靜態隨機存取記憶體 (SRAM )中的漏電流控制& J1 r. G& Q, R1 O7 O9 M1 [
Leakage Control in SRAM 9 _9 B- \1 Q0 n) m# C
, \, a2 ~6 k; G6 p1 u
| 洪子健5 u' C7 |7 @) I0 y" ]: _ i
, T$ m5 d% w1 \) S, q0 q
|
晶片系統, F% G' T' T" ^$ S6 G, ]# ~
| 用於降低峰值電流之相反相位時鐘樹
' h/ ~6 x$ G9 {4 Z7 ^Opposite-Phase Clock Tree for Peak Current Reduction! M5 _) J$ @ I4 r4 h7 G8 x
) y0 q2 T7 Q. |3 d% M% k/ |
| 聶佑庭
$ R' T0 ~; H- ?- j; s |
晶片系統7 x& ^( E) i/ C& s6 _$ R& l- b
| 先進閘級層次模型評估與研究
! j8 @# }* [7 D, x. s' G/ l: JAdvanced Gate Level Model Survey and Research , ?2 d$ C5 o" \1 v6 ]. y* U
| 邱怡芳.郭建興.鄭良加
/ {4 |' F( i' D3 M v, N, D9 L |
晶片系統
, |0 Y" ^. |7 V. m% X' s3 L4 k | 深次微米元件特徵化趨勢與考量
) Y5 O0 @9 }7 E. N; ~% ~Trends and Considerations for VDSM Cell Characterization9 K: q! r& F: ?
| 郭建興$ W5 G- h& T. y9 c* W! v8 ~
|
通訊系統/市場分析
# b' c, l! H) \4 a1 o | DVB-T/DVB-H Silicon Tuner市場分析
$ |' n ?% h7 B; j. h! O$ ?Market Analysis of DVB-T/DVB-H Silicon Tuner
# c" l# a+ u' K | 洪威
8 Q' e y* C$ i9 d! v1 h- c |
通訊系統/晶片系統
4 k4 j1 y( {3 x | WiMAX RF Front-end介紹
) L$ e7 Y m0 N" z ]: V2 Q! hAn Introduction for RF Front-end Circuits Used in WiMAX Receiver1 @! K1 f% x) l, L3 M; {0 ?! m2 Z4 k
| 黃大榮
0 w+ M5 `/ N" f1 a) q5 v3 [+ ^' b6 i |
通訊系統
/ A/ X/ L/ \! S& X, c% [ | IEEE 802.16-2004正交分頻多工實體層之下鏈BER模擬! b6 F9 E; G. i
Downlink BER Simulation for IEEE 802.16-2004 OFDM-PHY
, \3 k7 `3 P8 r/ R+ `! d | 丁邦安.吳家豪呂明和
# u) r2 _' U. _. l |
通訊系統8 ]# w6 L" ]' {0 J6 r
| IEEE 802.16 無線網路安全技術介紹; s$ A& _) M1 l% P' M0 \, |
Introduction to IEEE 802.16 Security
! z4 z. S( x7 B7 L' ]" U | 林頌為
; S, ?0 [' m7 K. O |
通訊系統
0 W$ `& a- f2 L) H; d' Q) A | 以Altera Stratix FPGA發展板實現一可變組態多路徑衰減通道模擬器# |; O* }! j4 z3 W
Implementation of a Configurable Multipath Fading Channel Emulator on Altera Stratix FPGA Development Board/ l+ F8 m4 B# v' m: Y' o$ Y6 P
| 唐鴻威.許仁源# D7 R# ^0 u5 t" o/ t6 ]; ~$ t H
丁邦安
4 {! r5 W; h, F) o' f! f G! | |
晶片系統; A. F: T& E t: Q8 x) Q% o
| 一套實際而有效率的處理器自動驗證方法9 R% x5 }% n" E8 Q0 e
An efficient methodology of Processor Automatic Verfication3 X2 r. N0 t8 X% Q( F
| 劉明倫.吳日昇.林仁傑
$ Y/ E" i' h/ ] |
通訊系統/晶片系統4 L% B, R) }& j v# `% L
| 應用在數位訊號處理器的先進直接記憶體存取控制器
) k8 K' @, D# FAdvanced DMAC for DSP Processor
3 }# u1 I7 H; S0 ?6 m2 d | 陳玉書.屠禎繼- L0 K M, z7 Y0 X' J
|
通訊系統
6 E4 G7 a& @/ b' z | 模型搜尋式的可變長度編碼法
% e8 e) I1 s" f$ p; _) EA PATTERN-SEARCH METHOD FOR H.264/AVC CAVLC DECODING* Y3 K( M% P# X* T# B7 d3 h
| 曾紹崟.謝天威6 s$ _' m6 C& ?# |
|
通訊系統- q8 @4 L R! D% z: Z* p0 B$ ]
| 超高頻無線辨識系統應用與標籤設計8 K ]+ E* P P& Y2 j5 ~
Tags Design and the Applications of the UHF RFID Systems
* l$ r8 W1 \& j: d6 W | 張守傑$ O9 o& b4 L8 z# W
|
通訊系統/晶片系統# \9 w- F) ?& }. m D" N0 A! L
| A 3mW 20KHz Sigma-Delta Modulator with 93dB DR in 0.35um CMOS
$ E$ M9 b, J$ D. X4 L8 @& U) d5 { | 張用璽# ]3 |% m/ F" Y' T& d( \
|