MEMORY COMPILER

jerryyao

memory compiler 生成的veriolg代码是讓你跑HDL simulation的，不是讓你直接拿來synthesis的，如果你要synthesis，可以要求memory compiler產生synthesis library。

jerryyao

你所說的ram.v是由memory compiler產生的嗎？是的會，他是simulation model，是讓你instant它到其他地方時跑simulation用的。

jerryyao

Generate .lib for synthesis tool
) _, ]4 G9 W' M* B+ V# U/ Z- w. RGenerate .v for HDL simulation
& k! G8 X( `0 ~( l/ y: m+ CGenerate frame view for P&R
+ G  `) D) e! f( j7 Y1 RGenerate cdl for lvs
+ @- p6 q5 z$ f9 w! H0 _Generate GDS for tape out

jerryyao

-->那CODE文件要从哪里来
; I) a+ h4 ?" L6 tIt is your job. You have to(must) create it by yourself.