constant gm biasing circuit 問題

finster

原帖由 LAS.xs 於 2008-4-9 12:00 PM 發表
# i: D6 \5 p% F+ i+ B" [目的是使M1M2過驅動電壓有一個差值，產生電流吧
Iref = (2/k*R2)*( 1-1/√k) 2

( g3 M% d& g6 c! r! @) ?Behzad Razavi所著的一本"Design of Analog CMOS Integratd Circuits"裡面(我忘了是第幾章),在講Bandgap reference circuit那個章節裡有這種電路架構的公式推導
8 z/ X) A$ E- l) x7 s) P, C: {5 A! K另外,書本裡頭有建議K取4是最佳值,因為√4=2是開根號後的整數值,若取3或者2或者5均會得到有小數的值,計算起來會比較麻煩

finster

原帖由 sachiel 於 2008-4-24 11:53 PM 發表
* C" R2 q6 f3 K5 H* t不好意思請問一下各位高手
: @4 ]# q3 j+ |7 d1 F1 X, v這個電路需要調到兩邊電流差不多相同，才有抗電壓變化的能力嗎？
我目前使用0.18um的製程，但好像沒有辦法讓兩邊的電流差不多
4 [+ ^2 g* _0 ]" ?' [4 X* t大概會有1~1.5uA的差距
各個CORNER下也大約有1~2uA的差距 ...

5 j* x+ T! [1 [
# p3 i( Z3 p% m  J( l
: `' ^1 M% J/ o3 @  O5 g; A. K正常
但要留意一下工作電壓變化時,其電流是否有異常的變化
如果有,MOS的size和電阻值要稍微再作調整