設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › FPGA/CPLD/ASIC討論區 › verilog的基本介紹
返回列表 發新帖
查看: 21798|回復: 29
打印 上一主題 下一主題

verilog的基本介紹

  [複製鏈接]
hiyato
跳轉到指定樓層
1#
發表於 2008-4-11 21:12:30 | 顯示全部樓層 回帖獎勵 |倒序瀏覽 |閱讀模式

3 E) G& K! i8 ]7 n4 ^; x: M
% D! m/ s% L  j/ l! A檔案名稱：verilog$ K! I8 u8 m  {( }3 A7 _
檔案大小：658K3 N) V( W8 W7 r* ^- n  o
檔案內容：中文
% t# ^7 W. q, X" q2 S3 O. P8 W6 T5 X. @檔案簡介：verilog的基本介紹，對於新上手的學習者，建立基本觀念

本帖子中包含更多資源

您需要 登錄 才可以下載或查看，沒有帳號？申請會員

x

評分

參與人數 1 +3 收起 理由
yhchang + 3 感謝分享!

查看全部評分

分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂6 踩踩 分享分享
回復

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-7 02:41 PM , Processed in 0.100006 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表