|
原帖由 hiyato 於 2008-4-24 09:30 PM 發表
& R( m M* R7 P7 c' h
! b7 l4 o, } _8 i7 u4 s恩~問到樓主我是甚麼學校?這個嘛!0 J/ c% S! [! X, c5 R- ]6 ]
不是台成清交,也不是中字輩,更不是科字輩,
% o# x+ |8 J6 H9 Q小小的私立學校,就不方便透露了,
) s, ~2 l8 ~% B {- K大家可以私底下交流。6 w+ L8 w% ]2 b; U0 o+ V% o; x
畢竟還是在學習中。
6 N1 `7 o. W8 j2 GPO上自己layout的一小部分,也請大家多指導,該如 ...
8 V( T% q9 A( f
' K/ G# s7 Y! j6 v9 ~跟您說一下這樣畫的一些問題,希望能讓您進決賽時有幫助(去年我評分被扣的地方)
/ u1 _6 e: a5 @4 ^9 u1.mos的等方向性...意思就是指如果mos都是放直的,全部的mos都要放直的,反之亦然,看您右上角的mos似手與其他mos的方向不一致
- H; L* _: D$ l' e1 D2.不管是畫被動元件或是主動元件,都記得要補dummy mos 以及圍guard ring 非常重要...8 ]9 B& b' e. m" @
3.避免過長的走線,線跟線中間在規畫時,盡量能夠讓訊號線包在gnd 或是vdd之間
5 X+ ?$ Z6 R, ^% M1 g. M最後,版上有人有分享矽拓的layout 講義,那份講義蠻棒的,建議去找來看看% M( x$ `8 W2 s! [8 Y* V5 D$ ]
我今年也有比...不過沒交XD...所以沒有進
8 m# l; _+ T0 x; s' V分享一下我畫的rdelay. R2 g7 l: t6 x* W
空間沒有利用得很好,左右留白是想在畫top的時候可以補其他元件進來,或是補gnd...
+ F8 V8 O0 W4 G4 n W% |$ K
1 t E( m( ~1 D6 k9 C! V. J! J$ h' C: b- ^% a
[ 本帖最後由 Shouwei 於 2008-5-2 02:38 AM 編輯 ] |
評分
-
查看全部評分
|