|
|
原帖由 hiyato 於 2008-4-24 09:30 PM 發表 % i3 p" {; q0 s5 K
![]()
! ^' v2 Z: T! S* {恩~問到樓主我是甚麼學校?這個嘛！$ w" h; o, N2 d8 b0 S% L
不是台成清交，也不是中字輩，更不是科字輩，
7 P) W# W5 J, ~ z T小小的私立學校，就不方便透露了，
8 z3 B) B7 J) [+ A大家可以私底下交流。% g. h6 @: Z$ }
畢竟還是在學習中。
# ?/ c1 T# J! z; Y4 jPO上自己layout的一小部分，也請大家多指導，該如 ...
1 i( K3 g6 @& P/ Y3 O/ T
跟您說一下這樣畫的一些問題，希望能讓您進決賽時有幫助(去年我評分被扣的地方)
' c1 S6 H. n5 f0 X3 E, ?; V1.mos的等方向性...意思就是指如果mos都是放直的，全部的mos都要放直的，反之亦然，看您右上角的mos似手與其他mos的方向不一致. j! N- ?" J4 y& Y: N' b6 M, V# z& l
2.不管是畫被動元件或是主動元件，都記得要補dummy mos 以及圍guard ring 非常重要...
9 S g( {) N3 V! `5 N3.避免過長的走線，線跟線中間在規畫時，盡量能夠讓訊號線包在gnd 或是vdd之間6 @+ _4 F" v+ @- H( O- Z
最後，版上有人有分享矽拓的layout 講義，那份講義蠻棒的，建議去找來看看' n, p" Q$ q. r% w+ M+ C4 ~& u$ t% t
我今年也有比...不過沒交XD...所以沒有進8 ^, p# j, U* d. g
分享一下我畫的rdelay
# \+ |4 M( L, n- z5 Q空間沒有利用得很好，左右留白是想在畫top的時候可以補其他元件進來，或是補gnd...4 o: ~) L3 j4 O: b" _/ G
![]() ! m' { F) f8 x1 r, J. l
2 g5 y7 o- t) @
[ 本帖最後由 Shouwei 於 2008-5-2 02:38 AM 編輯 ] |
評分
-
查看全部評分
|
[複製鏈接]
IP卡
狗仔卡
發表於 2008-4-27 22:14:45
顯身卡
