|
|
原帖由 hiyato 於 2008-4-24 09:30 PM 發表 n6 l4 X; V- g" J- u5 Z# Y
![]()
% O) d2 h) E) s8 r! u恩~問到樓主我是甚麼學校?這個嘛！5 e! s/ o' ]4 u8 a) ~" p
不是台成清交，也不是中字輩，更不是科字輩，
6 k! ^8 ~1 w1 Z9 s" F% @7 b小小的私立學校，就不方便透露了，( e% e; P6 @, E7 P! ~0 E1 [% q8 F
大家可以私底下交流。4 O7 H) E( }, V) n }% n. p# K1 K
畢竟還是在學習中。$ U! I: |; D0 V1 P* r* r9 t
PO上自己layout的一小部分，也請大家多指導，該如 ...
, I5 w t6 E8 U; e" j
跟您說一下這樣畫的一些問題，希望能讓您進決賽時有幫助(去年我評分被扣的地方)
, `- W7 J5 Z8 ]! u! k1.mos的等方向性...意思就是指如果mos都是放直的，全部的mos都要放直的，反之亦然，看您右上角的mos似手與其他mos的方向不一致
9 l+ C7 V- I" b4 l4 c) ]; q7 _; E5 d; ]0 I2.不管是畫被動元件或是主動元件，都記得要補dummy mos 以及圍guard ring 非常重要...4 ^' \$ j+ {, p% q
3.避免過長的走線，線跟線中間在規畫時，盡量能夠讓訊號線包在gnd 或是vdd之間/ D( w( h) C: l; e( e
最後，版上有人有分享矽拓的layout 講義，那份講義蠻棒的，建議去找來看看
* Q* Q$ h% W: E, k( r* J: p0 }我今年也有比...不過沒交XD...所以沒有進, z" k. P( B0 ?8 _2 K1 h! }
分享一下我畫的rdelay/ i9 m( B/ \' a5 X
空間沒有利用得很好，左右留白是想在畫top的時候可以補其他元件進來，或是補gnd...
' F: `' _1 a: k![]() 6 r6 S" ? u1 O4 f
5 \7 L7 C+ x/ g( w+ P$ P. {7 v
[ 本帖最後由 Shouwei 於 2008-5-2 02:38 AM 編輯 ] |
評分
-
查看全部評分
|
[複製鏈接]
IP卡
狗仔卡
發表於 2008-4-27 22:14:45
顯身卡
