|
原帖由 hiyato 於 2008-4-24 09:30 PM 發表 8 g4 J9 d# w; j' i6 \2 l
1 B' ^& }2 Z8 b& o* T# B恩~問到樓主我是甚麼學校?這個嘛!
" q7 _0 ^' Z1 x) R8 Y0 n不是台成清交,也不是中字輩,更不是科字輩,0 q/ r) g Z# L, E+ q
小小的私立學校,就不方便透露了,
) V- Y6 k, ~! f5 D, I9 d9 @/ C1 u5 i, c大家可以私底下交流。
2 T+ d3 _+ p( s6 @6 E8 ?+ z( Z畢竟還是在學習中。
' E1 _7 J5 a2 `0 C/ |4 [5 m* LPO上自己layout的一小部分,也請大家多指導,該如 ... ; |1 O- K6 P e8 s# a: Y
4 e7 J8 H' @4 [3 c E' K3 @跟您說一下這樣畫的一些問題,希望能讓您進決賽時有幫助(去年我評分被扣的地方)" p2 L9 w5 t* a$ K. o2 _ D; v
1.mos的等方向性...意思就是指如果mos都是放直的,全部的mos都要放直的,反之亦然,看您右上角的mos似手與其他mos的方向不一致# Q4 i K' |4 ` N9 g& D1 o
2.不管是畫被動元件或是主動元件,都記得要補dummy mos 以及圍guard ring 非常重要...
& c( W4 |+ @( E) z$ c' r3.避免過長的走線,線跟線中間在規畫時,盡量能夠讓訊號線包在gnd 或是vdd之間
) W4 y9 M0 s6 p/ X最後,版上有人有分享矽拓的layout 講義,那份講義蠻棒的,建議去找來看看7 m; Y" c" R: v4 b: J$ i% |4 c, F1 O
我今年也有比...不過沒交XD...所以沒有進" Y% f w- T9 X; b9 f
分享一下我畫的rdelay7 b6 [: l! B) v$ {% Y
空間沒有利用得很好,左右留白是想在畫top的時候可以補其他元件進來,或是補gnd...
1 _3 P c* f( P9 a# p
" a! Y/ O; c2 Q- F1 m! u+ q, c; u% Y% a; Y4 p; ~- M7 M; t
[ 本帖最後由 Shouwei 於 2008-5-2 02:38 AM 編輯 ] |
評分
-
查看全部評分
|