|
原帖由 hiyato 於 2008-4-24 09:30 PM 發表 7 X+ w) a" {" L" c- i/ Z& b
, w( N* M. P* I( a* e g
恩~問到樓主我是甚麼學校?這個嘛!/ W$ M$ u6 l, c& j- p
不是台成清交,也不是中字輩,更不是科字輩,/ I% e( a* S4 p9 g: E1 f
小小的私立學校,就不方便透露了,
) f/ e; G% @9 T6 i* y大家可以私底下交流。. A) r) G e* {' v! y" \
畢竟還是在學習中。
, l7 E" F$ ]( F. K) |PO上自己layout的一小部分,也請大家多指導,該如 ... : K- }8 m @8 o2 u- A* R2 C9 b
8 Y; X& A7 P. A! L- D& |! u
跟您說一下這樣畫的一些問題,希望能讓您進決賽時有幫助(去年我評分被扣的地方)% c; o6 T) `& y7 F
1.mos的等方向性...意思就是指如果mos都是放直的,全部的mos都要放直的,反之亦然,看您右上角的mos似手與其他mos的方向不一致
# C! R" ^4 R; E% [8 b2.不管是畫被動元件或是主動元件,都記得要補dummy mos 以及圍guard ring 非常重要...+ N& k- M# j) @( t$ l
3.避免過長的走線,線跟線中間在規畫時,盡量能夠讓訊號線包在gnd 或是vdd之間
/ m# w. [7 F; k& r2 f最後,版上有人有分享矽拓的layout 講義,那份講義蠻棒的,建議去找來看看
& Q; O+ r6 f; W! s2 a- j# M$ |我今年也有比...不過沒交XD...所以沒有進" }! g! T4 A' l; B) p- `
分享一下我畫的rdelay
/ [& {" S" O0 r2 Y/ M" `4 [# Y* c空間沒有利用得很好,左右留白是想在畫top的時候可以補其他元件進來,或是補gnd...
k, [0 d& A7 [+ h2 ~/ q8 L2 n; C! c; b8 L
/ @4 s$ d* E% [' B2 }, G
[ 本帖最後由 Shouwei 於 2008-5-2 02:38 AM 編輯 ] |
評分
-
查看全部評分
|