|
原帖由 hiyato 於 2008-4-24 09:30 PM 發表
+ F; [5 T* C$ r7 x9 T
2 `* Z- u& j& G! [4 Z$ M) J- z恩~問到樓主我是甚麼學校?這個嘛!
4 [9 T( G1 I! ?不是台成清交,也不是中字輩,更不是科字輩,+ m: @; o2 P% P. ~8 F
小小的私立學校,就不方便透露了,
. x/ ], o3 t- l" E8 W大家可以私底下交流。
( @- }/ S) R- ?% j$ j畢竟還是在學習中。5 _' Q6 T! n: x. d
PO上自己layout的一小部分,也請大家多指導,該如 ... / x1 R0 B+ W. s3 z$ P$ B" |7 E8 E
" L3 T# w" n0 F5 g/ ^! t2 q跟您說一下這樣畫的一些問題,希望能讓您進決賽時有幫助(去年我評分被扣的地方)
9 h0 a8 p$ |0 m% V$ R! B+ T# P# R( T% ~& ?1.mos的等方向性...意思就是指如果mos都是放直的,全部的mos都要放直的,反之亦然,看您右上角的mos似手與其他mos的方向不一致
4 ^" p+ `% u9 y; b* M2.不管是畫被動元件或是主動元件,都記得要補dummy mos 以及圍guard ring 非常重要...
7 J& Y* u. Q3 @* Y- w# e3.避免過長的走線,線跟線中間在規畫時,盡量能夠讓訊號線包在gnd 或是vdd之間8 _# G" |% N: O& @! D$ q( y
最後,版上有人有分享矽拓的layout 講義,那份講義蠻棒的,建議去找來看看
- J- G L" R4 ]. ?我今年也有比...不過沒交XD...所以沒有進
, j9 U7 u# ?! s# X# s: n分享一下我畫的rdelay
o% [8 S1 o5 j$ w1 \空間沒有利用得很好,左右留白是想在畫top的時候可以補其他元件進來,或是補gnd...8 c' ~- h0 u$ P, c
; A. j6 o' `# O4 n$ i( h, W: Y3 o
. D( J6 S8 M$ _# P! z# x[ 本帖最後由 Shouwei 於 2008-5-2 02:38 AM 編輯 ] |
評分
-
查看全部評分
|