quartus II 使用問題

happpyend

請問在quartusII上面, 假設小弟希望寫一個ring oscillator請問該怎麼實現???

因為不管我用stucture或schematic方法, 經過tool compiler後, 它都會自動幫我把串接的inverter

給消除掉, 請問該怎麼辦? 有什麼辦法能夠讓我的電路完整的不被tool給最佳化呢?

+ t5 n1 q1 |% O6 a2 c1 z) R如果說在DV上我會使用dont touch的指令, 可是在quartus2上我就不會了, 煩請各位大大解惑
1 g; f2 M- D5 ?
感激不盡

sieg70

可以用 keep 的attribute把 NAND gate間的node給保留下來.

% b) v! A& F  z3 O" Z! {在FPGA上實現 ring osc 不是不能作, 但不會像 asic製程那樣容易分析, 以FPGA的習慣用法來說, 並不鼓勵這樣作.
6 {) Q3 Q- l" M. u* _
4 _( y2 ]; m& t[ 本帖最後由 sieg70 於 2008-5-2 11:03 AM 編輯 ]

happpyend

比如說我的code如下:
3 h7 s7 q# h7 Y" U/ |- {* u( I
module firo( run, Dout);
$ O3 V8 V+ _% ]( G9 W
input        run;
5 L' ]/ f  }! _$ X6 Y/ [0 |5 c) Poutput        Dout;

wire run, Dout, w2, w3, w4, w5, w6, w7, w8, w9, w10, w11, w12;
wire w13, w14, w15, w16, w17, w18, w19, w20, w21;
" N/ e5 `" _; u4 [
% F" u* z9 j! ^3 ^. l5 ^nand na1(w2, run, Dout);
. ^& W6 J4 j- yxor x1(w3, w2, Dout);
) l( @$ }2 D& g4 H1 V; rnot n1(w4, w3);
not n2(w5, w4);
- B% A, f& a9 Y; C# F( Bnot n3(w6, w5);
not n4(w7, w6);
not n5(w8, w7);
4 J/ @9 A/ F7 tnot n6(w9, w8);
/ D- i2 c& J4 B% q7 Knot n7(w10, w9);
6 @9 _/ r) i4 v8 W' _, Kxor x2(w11, w10, Dout);
" H' Y: w4 z: A4 r1 Q( Inot n8(w12, w11);
xor x3(w13, w12, Dout);
not n9(w14, w13);
$ I8 Q* v  v/ f: d, Yxor x4(w15, w14, Dout);
7 g6 u4 k9 n, \/ f4 ~not n10(w16, w15);
9 Z: O) J" b( x# A* }( txor x5(w17, w16, Dout);
  F; c: ]& ]: {; q# f* Anot n11(w18, w17);
not n12(w19, w18);
xor x6(w20, w19, Dout);
not n13(w21, w20);
: [7 X* [" R& X' l. x+ wnot n14(Dout, w21);
) ~# ~9 l" j6 a8 i, h) a7 O3 s
. u9 e* s1 p" Q$ Z9 `4 Nendmodule
( k$ j' [9 l5 C0 i2 L
那我要怎麼加所謂的attribute 才能夠keep我的電路呢?
不好意思,因為對此不甚熟析,希望大大能夠做個範例指導,這樣對初學者的我能夠較快上手

5 \7 h8 A/ ?' e感激

jason_lin

keep語法,你試看看吧!
Example 8–43. Verilog HDL Code: keep Attribute
9 \6 A( [# n* U# lwire my_wire /* synthesis keep = 1 */;
* W7 a2 F% \. q' O6 w6 r
Example 8–44. Verilog-2001 Code: keep Attribute
(* keep = 1 *) wire my_wire;

/ p/ p5 b+ T: h! c0 a  MExample 8–45. VHDL Code: syn_keep Attribute
signal my_wire: bit;
  z; ]" \5 l$ Oattribute syn_keep: boolean;
attribute syn_keep of my_wire: signal is true;

附上Quartus II的handbook片段,如下: