|
小弟目前在做SDM9 {! W# ^0 w4 I) B; Y2 g
一開始本來就在做OP<單端輸出無緩衝>(就是二輸入一輸出的那種)0 ~9 h5 v4 C4 |* P4 @
4 ]+ B- e# t0 U) @
到後來才發現大家在做SDM的OP時,都是用完全差動摺式疊接或疊接式的放大器(我也不太懂這種跟單端輸出無緩衝的OP差在什麼地方) n$ d+ d$ s1 F r1 L7 e2 X
好像只差在自我補償,gain,良好的輸入共模範圍8 x* m# L2 ^4 \' H) a$ v0 t
那後來我打算重做修改的時/ X; N# [! U2 j( v9 {
; C- Z, {/ I) ?( n& ?. E2 V發現了Allen的CMOS類比電路設計(中文p338~p339)
$ L+ H7 H: T- z: R+ o表6.5-3跟範例6.5-3好像是不同的東西) w8 t. V" D4 J; N
例如VSD VDS的算法就很怪0 X6 J+ G" z* Z6 ^
size的算法有的是*8有的卻*2
% K# b# t0 ]) H/ f7 G8 X那我如果input sin wave是沒有含直流的成分的話,那變成我的最大輸入共模電壓和最小輸入共模電壓是否就是0了! I" O, m* g8 S" W2 l ^% ]" [, e
' H1 t' R+ n# W& y# i' W! d% }PS:超多問題
; S" Y* L9 O0 {) J; S, K% _3 G
* N9 _& Y8 y4 H& S7 }" h2 Q而且圖6.5-7的VB加上去了之後怎麼跟當初圖6.5-1的浮動電壓VBIAS的做法是不同的
( G9 E( ~' A `0 a3 A C! W! L5 @: g
進而到後面如果要差動輸出的時(摺疊-串接式運算放大器),<圖7.3-5>
; U. @8 f( F t- Z; d3 [要如何把6.5-7的圖轉換到圖7.3-5,然後再轉換到圖7.3-7
$ O6 ~% J+ [/ |. S做2級式的差動輸出摺疊-串接式運算放大器
5 Y l& Q, E w+ A. _! \$ ~2 n- _. o8 F5 w- T6 {
在這轉換上真的不是很懂+ `8 P a i; X1 y* z# |
3 @% t+ v$ k$ k* D0 A2 b) \% Q. W只是當務之急-連圖6.5-7的電路都design不出來~希望各位先進提供一些意見給小弟我* Q7 c3 c5 h( M7 \
, f( }8 z1 _0 ?, t! s
那我也想找詢有人在做SDM是SC架構的人,可以一起討論的# M g2 D/ |& D' s; N
謝謝( o+ D; {- L! i1 b3 F
0 i# n. s# ?; I7 u, h9 u1 s5 P
有的話就可以連絡一下
/ ]6 h7 i9 g; I9 C5 F9 q/ W
% Y' p3 D& s5 ]非常感謝各位看完我的問題~希望各位給我一些意見& W) j: Y! f/ y" f+ C2 ?2 h" c( M: K8 U0 v
不吝分享 |
|