請教有關調folding_cascode 放大器的訣竅

st80069

7 ^8 Z2 A7 y8 _& x7 j' X! `上面是在下正在做的差動放大器，正遇到瓶頸中...冏
在下初入門，設計跟理論之間有極大的差距.....
" l" j* P- f/ O. F9 R( m1 S7 z在下私心的設計方法，讓M1的電流愈大，則GM愈大，M4，M5的電流愈小，則ro愈大，
$ ]' \3 Q/ O6 ^% G3 p所以努力調整小Vb1讓|VGS1|的值愈大，調小Vb2讓I5愈小，
等到M1到了飽和與triode的極限的時候，再調小vb3至適當值
6 f( _( t' R5 o  I
' x( h0 A2 f4 v, W& v: h; `8 x9 L增益是有如在下所預測的上升，不過....頂多卻也才達Vout/vd = 120....
% t- H9 T. A: w3 z# J, E9 I但我的差動放大器想要作為運算放大器用，甚至要運用在regulator上，增益必然要K以上的單位吧(莫名的肯定)，
* O4 R9 V, h* V# |5 E  Z在下使用的是65nm的製程，所以VDD是1.2V，
1 ?% g' r: s# b9 V# |/ S) J% v而我VCM的值則是固定在0.6V，
' T: Z& w4 N3 B" F- Q- f/ S看別人範例的OP，也都是把VCM固定在VDD的一半，所以在下也有樣學樣，但卻也不知道原因，
* P2 t5 H: {; b% T1 [0 ?1 F" m! f
' B6 j! C( m9 q" f6 R( e' _所以有幾個問題跟訣竅想請教各位大大，
1.VCM的值真的需要固定在VDD的一半嗎??
" B% `6 Z# V2 S% ~& V
2.folding cascode的OP，大大的步驟都是什麼?先調整Vb3，在碰Vb1，再調Vb2?然後再考慮是否調寬長比?
" @! X0 a! I1 X  H% n; Z( a* z' N
# v% j3 U9 m- [, _3 ~4 C3.寬長比初始都是先怎麼設的?例如我就會先設所有MOS的L都一樣，之後只調W不碰L....

0 }2 C0 U% Q# H' a" n- D大大可以跳脫出我的問題自立一格的回答喔~~因為可能我的問題在大大們面前是等同大學生看小學題目一樣...
希望各位有經驗的大大不吝指教(跪拜)~~

hiyato

有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
附上他的paper讓大家研究看看。
6 r4 i+ M6 J# E5 h" k

遊客，如果您要查看本帖隱藏內容請回復

st80069

PO上小弟的hspice好了
6 e( D- @0 C0 C5 S0 n+ u3 Q0 y***********folding*************
.prot
+ j# |/ t4 K7 }2 l: H. w.lib 'xxxxx.lib' TT
, U. @" Q7 i3 _& B) L.unprot
.globle VDD
.param Lp=0.5um Wp1=5um Wn2=1.2um Wn3=1.2um Wp4=2um Wp=8um
***********description****************
*****************
VDD vdd gnd! 1.2V

9 h7 K+ h1 d( I4 V% wVB1 vb1 gnd! 0.74v
VB2 vb2 gnd! 0.4v
# h% g- @' _: z/ p3 r: hVB3 vb3 gnd! 0.38v
, O8 _9 W; M4 ]
* y( D+ Y& c5 h" S' ?! |. F  OVCM vcm gnd! dc 0.6v
/ |, b9 v. {* {& M4 LVD vd gnd! DC 0v AC 1v sin(0 0.5 10k)
/ E- V" }, c0 j0 V*VC vc gnd! DC 0V
EIN+ in+ vcm vd gnd! 0.5
EIN- in- vcm vd gnd! -0.5
# y0 g; ^* ~6 Q* }8 [2 K*****************

5 ?/ P! @9 t( ?& VM1 n1 vb1 vdd vdd xxxx L=Lp W=Wp
: g- U6 b7 C, u9 YM2 n3 in+ n1 n1 xxxx L=Lp W=Wp1
M3 n2 in- n1 n1 xxxx L=Lp W=Wp1
M4 n4 n4 vdd vdd xxxx L=Lp W=Wp4
0 _/ @% ^6 q& R6 rM5 nout n4 vdd vdd xxxx L=Lp W=Wp4
M6 n4 vb2 n2 gnd! xxxx L=Lp W=Wn3
) j1 k1 {$ I- y" [! CM7 nout vb2 n3 gnd! xxxx L=Lp W=Wn3
, ~/ n4 Q7 y& x: K4 m, aM8 n2 vb3 gnd! gnd! xxxx L=Lp W=Wn2
M9 n3 vb3 gnd! gnd! xxxx L=Lp W=Wn2
. b2 T( i( h* G
***********analysis*************
0 K1 I% `7 R& n. Z************output**************
* Y9 w  S/ u- P' J# s.op
.option post
.tf v(nout) vd
.end

      v(nout)/vd                               = -115.0583
& H9 Q8 B% Q/ [3 R2 @      input resistance at             vd       =  1.000e+20
      output resistance at v(nout)             =    1.0725x
/ `& t' C# h+ D/ L+ B增益只有115.... 要怎麼才能升到1k以上勒??
6 e" s& C) j) r9 e
5 _1 k2 q  [% o[ 本帖最後由 st80069 於 2008-5-18 02:02 PM 編輯 ]

vince

one stage op with gain 40dB
- l. Z$ U% p, X5 a5 y" `) {差不多極限了

st80069

原來如此...原來是到極限了...
因為小弟的解釋跟說明，造成指導老師誤判成後面的部分屬於LDO，
* H" x/ x. p) E( {結果反而調不出我要的值，
& I& n2 V; N8 X  ~小弟也跟同學討論了許久，以為會不會那張圖就是整顆OP，所以也開始試著從two-stage的方向下手


  R& D: Y$ |- e! T5 h  c' {3 W7 }! y多虧有vince大大的肯定，小弟才敢放手去做

9 P+ ]. B6 F& V3 b/ W% P9 V不過，現在卻又遇到個難題，
電壓值該怎麼調，或者W/L該怎麼分配，
  c1 f& ]1 _* ?0 V9 z, I" c3 V: J才能讓Mdrive的部份便成SATURATION??
: y- [+ D! ]' S+ ?3 B6 s調了整整一個下午，linear就是linear，說不變就是不變....
M5的VDS怎麼壓就是壓不下來~~~在煩請大大指教囉~~謝謝~~

mbission

MDRIVE的VGS電壓會depend on負載所需的電流(如果負回授成立的話)
8 S0 R* P" Q: Y" P看起來你是MDRIVE的SIZE(W/L)不夠大,導致你要驅動負載時,GATE電壓會一直往下拉
) ^' b5 V/ Z2 o* e/ k7 K. C你可以調看看

vince

能不能說明一下regulator的load是什麼?
因為看起來是IC內部的power
需要多少電流?
regulator 的load regulation spec是多少?
第一級OP bias電流多少?
6 X# J5 y( }! h( o4 I3 c這樣比較好提供意見　

kevin

thank you for sharing this material

st80069

謝謝mbission 大大，所以調W/L就可以改變VTH?原來vth會這樣改變的...嗯嗯，我明天去實驗室試看看。
謝謝hiyato大大提供的PAPER......
回vince大大，
load預計是SRAM ARRAY，是作為SRAM的供應電壓用。
# T5 x" I: T6 w" v剩下的...恩，也不太清楚，似乎是自己設計....
所以...就想說先以增益為目標....

6 c5 X: T. i, n: {[ 本帖最後由 st80069 於 2008-5-21 12:50 AM 編輯 ]

mdtjason

有資料可以參考嗎?
* P& g$ ?  d, M* ~1 K8 m6 h感謝大大們的分享~~~~~~~~~~~~~~`

賴永諭

output應該可以往上再疊一級PMOS load,gain 會不只40dB吧 !!
當然會犧牲headroom

finster

如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load driving只有一級,而n-load driving卻有兩級,這個樣子會變成往上的阻值比往下的阻值小很多(除非你在size部份己經留意到了,而且己經調到最佳化的情況)
不然,gain值應該會被限制住,而且是被p-load driving給限制住,如此一來,不管怎麼調,應該都會被限制住

vince

1. finster說的是對的  可是以你的應用不應該再把PMOS cascode來增加gain
   原因是kbgriver所說的  
2. 以你的應用來說 你不清楚load current 是多大 甚至你的load current
   是會一直變的 當你的load current 太小的時候 cascode 的pmos應該會跑進linear region
   做了也是白做
3. gain大有他的好處  可是over design只是增加自己的困擾
   所以你應該是要去算一下你到底需要多少gain
9 x4 ^% ]: V$ `# R4. 如果你是學生  而這個不是你論文的主要部分
7 k; J  `; P& s4 h   那我會建議你用更簡單的架構
   甚至把frequency compensation 改成用外掛大電容的dominate pole compensation
: s( }) w% u4 d4 p7 J( N3 p% R$ z   除非你的很清楚你的load是什麼  你的頻寬是多少 不然你目前的compensation是有危險的
4 B( e6 R! Z% p, X3 V  A5. 你的VCM就是你的Vref 不是1/2 vdd
  s8 v7 T! u8 {7 r! I. h2 i6. W/L 不是三言兩語可以說完的  不過  少用最小L就不會太離譜了
/ u" I$ u) O1 `& v7. 指導老師誤判  =>  你有找對老師嗎?? 找沒經驗的老師做類比電路  請保重
8 y/ u0 U, c" u; W9 Q. z, ^5 }% M8. 今天話有點多  不好意思

squallscer

XDD
不會拉，vince大大見解非常的寶貴唷！
8 I# C" s  A3 W: y2 e* Z8 G更謝謝finster大為我提供的建議，
$ g8 _9 A$ k! ~看到各位大大為我解答，讓我求助無門的情況下感動非常了
; m5 b" L7 u& K恩，我現在就試試各位大大的方法，跟建議，
; @" Y. B, _/ v- F& m* ^我試完後的結果再跟各位大大報告！
8 ^& T. l( @$ n謝謝大大們的不吝指教....
2 H3 p1 C9 z( {! L: O(話說....我的專題老師....可是很強的老師....與其說造成他的誤判，還不如說他因為趕時間，而我的意見又很多，他反而覺得都有可能，只是他傾向試上面的方法...對老師真是萬分抱歉啊)

; d# c; d5 P$ Y6 e9 p5 ^8 }! ]! D3 M恩恩~~~對喔~~~Md處的地方，看RAZAVI後，就TWO-STAGE來說，應該再底下再接一個NMOS，給他負載，並且提供電流...
而我這部分如果以TWO STAGE的觀點來看...好像根本不會有直流偏壓的樣子....
除非如vince大大說的知道LOAD的大小跟電流經過...而小弟LOAD處，是顆sram...
  H0 M  t8 A+ b* |' p小弟由此推得...後面是LDO當接OP正端回授後的產物了....哎呀呀~~~
6 P0 p; R* v! m( P8 ^$ M' p* g
& J" U- S6 }9 ?  D9 C[ 本帖最後由 squallscer 於 2008-5-22 09:42 AM 編輯 ]

st80069

咦?
  G' f; E- r; {/ r! i8 l話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
  \/ v' f/ B, {* J(昏頭)
8 U9 e0 e1 b; T7 l! K抱歉抱歉....
) X1 k7 L; }7 o# T- A9 K4 Y$ yfinster大大說的....是指沒有MD和MC時的設計嗎??
恩...那應該是我的寬長比設計的問題了...
我重新再重推做一次...

[ 本帖最後由 st80069 於 2008-5-22 09:51 AM 編輯 ]

jerryyao

原帖由 hiyato 於 2008-5-20 08:35 PM 發表
/ X2 C& e# D. T% T: ?% {9 Y0 y; `9 m/ ~有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
附上他的paper讓大家研究看看。
% V- v/ p: s/ G3 o1 K**** 本內容被作者隱藏 *****

" n- B* r' R. T# g5 y' f5 j: x/ b# Gregulator領域是我的下一階段要做的目標，看別人推薦的paper比自己是找有效多了。
要錢以後再說。

$ y! i% }; I' Y, ][ 本帖最後由 jerryyao 於 2008-5-22 01:26 PM 編輯 ]

finster

原帖由 st80069 於 2008-5-22 09:46 AM 發表
* @+ j4 ]9 H. r7 m" A2 g: Z+ q0 U9 U咦?
7 V3 T( @  w# m5 s6 Z話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
(昏頭)
抱歉抱歉....
finster大大說的....是指沒有MD和MC時的設計嗎??
恩...那應該是我的寬長比設計的問題了...
我重新再重推做一次...

8 T; ^% [3 R5 v4 k7 w不了解你指的MD和MC的縮寫意思
# D% L9 D( r- w3 |5 M) i我個人在設計fold-cascode時,其實會先設計bias電路,因為bias電路會間接(有時候是直接)決定fold-cascode的performance
, e/ n. d! F4 K. t7 @因為,我以前曾遇過當我發覺到我的OP的gain己經調不上去時,我以為己經到極限了,後來在檢查我op電路各點電壓時,才驚覺原來是因為我的bias電路而限制住我op的gain,難怪我的op的gain一直上不去
. K+ \6 m4 ~& r. ^1 p3 [自此之後,我才學到原來bias電路對op而言,也是一個很重要的設計重點,而這個bias電路,卻是很少人有花心思去看的

st80069

喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
很謝謝kgbriver的寶貴意見~~~
看finster大大的解說，
發現OP的學問，還真是多....
- T& e: p6 I) r2 B1 g* U7 y唉...小弟新生入門，很多問題，還請各位大大們不要見怪~~~很謝謝大家~~
+ e4 ?2 D2 A. f
從上面感覺起來，finster大大是先給定電壓囉，然後如果沒達到飽和，就只調W/L比?

恩.....原來如此...
. `5 D  P3 Q) L5 p# i' K今天發現了一個問題.....小弟的功率真是省到了一個極點....
( i' Z5 x0 Q( r, e, }* \電流總共才20u....致使M6，M7的gm小的可怕，增益因而不能提升....
8 B8 Y7 G4 _4 |9 B/ _' W也就是說，如果能維持電流情況下調升W降L把gm7上升10倍，就能達到60dB了，YA~~
/ z$ X. O9 S9 f. D" o結果失敗....
' S, J# w* ~# Q( _) u" r% ^真是牽一髮而動全身....一調就全部變樣....SAT，LINEAR都要重新....
大大們的精粹，小弟一時還真是難以上手....真是對不住啊....(慚愧)

finster

原帖由 st80069 於 2008-5-22 10:50 PM 發表
( o" f8 f! R  A5 U2 R1 c6 S喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
, o. W& q  N0 m1 L( T1 c* {( ~8 V很謝謝kgbriver的寶貴意見~~~
  O+ W7 v* C7 M看finster大大的解說，
發現OP的學問，還真是多....
' k, I* @# F0 y" q% u8 H/ d唉...小 ...

我想,你有點誤會我的意思了
在設計op時,尤其是folded-cascode op,我建議一定要把bias circuit加入一起作模擬,若是直接給一個定電壓作bias雖然也是可以,但遠遠及不上實際的bias circuit來得好,而且bias circuit所產生出來的電壓未必真的是定電壓,它也會隨著製程,電壓和溫度而有所變化,所以folded-cascode op我個人是強烈建議要加入bias circuit一起作模擬
$ ]2 `# f  z; X; B: Q0 k' A2 c( M1 Y而我前面所言,有時候bias circuit也會是限制住op的gain和phase margin的一個因素之一,因為bias circuit若設計不好,也會影響op

st80069

原帖由 finster 於 2008-5-21 02:03 PM 發表
如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load drivi ...

' M' |* e/ k* l/ j3 ]0 d
; ]' ^0 R+ O/ F. Z3 Q( M嗯...3天來測試發現...結果，如果只有一級，那電流鏡那端的電流就必須極小，彌補不夠的電阻，不過...卻也為了彌補...結果導致gm7的值極小而必須加大w，或者固定小電流，gm7ro7(ro9||ro2)同時放大寬長....
哀....然後面積就變得超大超大....