Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
樓主: st80069
打印 上一主題 下一主題

[問題求助] 請教有關調folding_cascode 放大器的訣竅

  [複製鏈接]
101#
發表於 2009-5-7 19:00:21 | 只看該作者

回復 7# 的帖子

對於opa的設計架構感覺遇到了頻頸,
3 z/ k$ @/ f+ m/ ^  o希望大大分享的這篇可以爲我解答疑惑
102#
發表於 2009-5-7 19:22:59 | 只看該作者

回復 79# 的帖子

當input pair size 加大時有時候模擬上會見到 input pair的MOS變成CUTOFF
, |# f( s# m6 }6 X! N9 @! z0 O1 G- l+ h3 I# ]9 J8 m- m7 Q這時可以將substrate改接至SOURCE端減少BODY EFFECT.+ ?& }. W3 , x1 _4 q+ R; l" }7 t  X

8 d2 A( q9 W# _: k--------------------------------------------------------------
$ C/ ^- E+ ^9 ~7 H& Q小弟有一個疑問,我們都知道製程越小各種效應的影響也隨之越來越大
3 {; D$ e' U7 K  ^如同樓上那位大大所說,為了要減小BODY EFFECT的影響我們可以將substrate改接至SOURCE端,7 }% O& x$ t9 ^& m
可是以LAYOUT的方面來看,ㄧ般來說我們以guard ring 接至電源端然後圍繞電路一圈以求電路受雜訊影響減小。% [( H1 o4 W6 |: m4 C% p, l& v0 }

1 d: ?0 T3 W4 k4 r那麼當我們把bulk端接到source端之後,我們要以哪一種方法取代guard ring?
6 F: H- V* S1 ~+ o" R8 q還有就是任何一種電路架構的改變有好有壞,那麼我們把substrate接至SOURCE端又有什麼樣的壞處?
: [; s2 ^, O  e) E5 u" F" f$ n6 h' D
小弟實力不夠,希望各位板大爲我解惑。
! Y' I1 h3 {5 J" S私心希望能提供相關PAPER或是資訊給我。, b  X4 _5 H  K' U: w5 V
跪求感謝...)
103#
發表於 2009-5-8 17:01:47 | 只看該作者
看大家的讨论,颇有受益!
/ i7 T/ H* ]( A; `7 t3 a对学习设计的人来说,很有用/ f$ n: A/ `  k5 v  M) d2 e* x
谢谢大家!学习中
104#
發表於 2009-5-12 13:32:53 | 只看該作者
substrate接至SOURCE之後,guard ring要單獨圍起來,避免其他substrate的影響
+ `5 Y& d, h% I+ F9 ?這種做法缺點是單顆MOS的面積變大了,在寸土寸金的chip中,很難容忍每顆MOS都這樣做
105#
發表於 2009-5-13 11:10:35 | 只看該作者
謝謝大家的討論和分享,學習了。下載paper來看看。。  ^* E, a& {. L+ ^0 L
看來65nm的到60dB還是挺有難度。
106#
發表於 2009-5-15 10:01:00 | 只看該作者

关于管子状态

老兄能把管子的状态都发上来看看么?因为各个管子的状态都看不太清楚,所以不好妄下结论了
107#
發表於 2009-5-20 01:59:33 | 只看該作者
你可以再加一級P load# Z: f1 i! T* Z& G
gain 就會再上去一點' p# Z1 {# W8 D' K( S( s4 h$ I
這個架構大概可以到70dB左右
) i% ~0 K( s, j$ f2 h  x1 u' s4 `可以翻razavi Op那章~
( }* E& ^5 M0 y# g1 l' Q4 S' n' h裡面有完整的電路
* V4 S% Z6 ]+ I( R0 o3 G感謝大大們的分享~~~~~~~~~~~~~~`
108#
發表於 2009-6-2 22:14:26 | 只看該作者

回復 7# 的帖子

新手 第一次来看这样的论坛,以前都是自己看书的 ,来学习一下 呵呵
109#
發表於 2009-6-5 11:23:21 | 只看該作者

回復 7# 的帖子

最近在工作上遇到需要設計OP的場合,才發現OP雖小,但是所需要考慮的地方還真不少。
& D6 w6 R( s! f; V+ [感謝大大的無私分享,讓大家的設計技巧更上一層!!!
110#
發表於 2009-6-5 13:55:48 | 只看該作者
大部份都是在設定上會出問題,之前我也有自己調看看,但是都不理想,先看看大大分部之paper看看好了...9 T7 l- V: j, c# @% G% d
多謝大大分享~~~
111#
發表於 2009-6-7 22:21:52 | 只看該作者
有資料可以參考嗎?
9 d. u6 w7 Z7 z感謝大大們的分享~~~~~~
# h8 Y2 _& w; L* A' @8 h2 C5 ]
112#
發表於 2009-6-11 15:13:22 | 只看該作者

請教有關調folding_cascode 放大器的訣竅

請教有關調folding_cascode 放大器的訣竅請教有關調folding_cascode 放大器的訣竅

評分

參與人數 1Chipcoin -2 收起 理由
frank822 -2 no response,no comment

查看全部評分

113#
發表於 2009-7-21 10:17:51 | 只看該作者
最近也在研究OP怎麼設計, 不過還沒什麼概念, bias也不知道怎麼設, 希望看了前輩的paper對我有幫助, 謝謝!
114#
發表於 2009-7-21 11:12:49 | 只看該作者

回復 1# 的帖子

为什么看不到图,单看文字看着好累!* P" `: ~" o1 P6 g4 Y3 ?6 _* s

+ X/ k4 I- m+ v9 b+ v* j' F[ 本帖最後由 semico_ljj 於 2009-7-21 11:28 AM 編輯 ]
115#
發表於 2009-7-24 14:51:17 | 只看該作者
thank you for sharing this material
116#
發表於 2009-7-26 14:47:29 | 只看該作者
各位大大~我的OP是two-stage的架構~而我去量測low voltage bandgap的PSRR出來的頻寬很低。, P% V' a1 `9 U8 g7 `; C3 z5 {6 [% D
我想請問一下PSRR跟OP的GAIN是最主要的影響嗎?還有什麼也是影響的因素呢?0 G7 F* R' ~4 b( z$ P
來去看看大大給的PAPR...謝謝囉!
117#
發表於 2009-7-26 21:58:08 | 只看該作者
1. 看大家蠻踴躍在討論, 確實已發揮'社群'之功用.; k( k7 ?! V/ D6 \
2. 我同意, analog ic design indeed needs some experience.
118#
發表於 2009-8-23 21:48:29 | 只看該作者
多看看PAPER是有益無害的7 W9 L  m6 i) q+ Y
尤其在做analog這一塊
119#
發表於 2009-8-27 01:00:23 | 只看該作者

請教有關調folding_cascode 放大器的訣竅

小弟目前正在練習設計folded cascode opa& i6 h+ `2 f& Y% S2 h- Y
這個討論串令我受益良多呀
120#
發表於 2009-8-27 19:22:47 | 只看該作者
fold-cascode的opa真的不容易設計的好7 z) P3 I- U, P: Z2 }! a9 F
來這裡跟各位前輩學習如何設計; K! P5 }6 c2 v' ~
謝謝大家的指教
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-19 05:11 AM , Processed in 0.126516 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表