Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
樓主: st80069

[問題求助] 請教有關調folding_cascode 放大器的訣竅

  [複製鏈接]
發表於 2009-5-7 19:00:21 | 顯示全部樓層

回復 7# 的帖子

對於opa的設計架構感覺遇到了頻頸,! X4 w0 @9 ^, ~: _3 [
希望大大分享的這篇可以爲我解答疑惑
發表於 2009-5-7 19:22:59 | 顯示全部樓層

回復 79# 的帖子

當input pair size 加大時有時候模擬上會見到 input pair的MOS變成CUTOFF  a8 C7 K- L. g. }# Q
0 O1 G- l+ h3 I# ]9 J8 m- m7 Q這時可以將substrate改接至SOURCE端減少BODY EFFECT.+ ?& }. W3 0 _/ z7 D  f0 `& \0 Y6 v/ g
1 L! L8 A$ Y* C& R
--------------------------------------------------------------0 f2 n5 m# d/ x+ Y5 ]  V  L0 [
小弟有一個疑問,我們都知道製程越小各種效應的影響也隨之越來越大
! G5 {0 x! E* r9 A  p如同樓上那位大大所說,為了要減小BODY EFFECT的影響我們可以將substrate改接至SOURCE端,, P% P+ w+ `/ k" f) v) P
可是以LAYOUT的方面來看,ㄧ般來說我們以guard ring 接至電源端然後圍繞電路一圈以求電路受雜訊影響減小。1 p. F' x2 j* d. d( C
: i- P: ^" u* z8 j2 x! B5 W. z* Y
那麼當我們把bulk端接到source端之後,我們要以哪一種方法取代guard ring?! A( _6 d) _4 \- n) J* n
還有就是任何一種電路架構的改變有好有壞,那麼我們把substrate接至SOURCE端又有什麼樣的壞處?
6 {" {. v: {* s6 O1 o6 z$ y5 \
9 Z/ M+ E4 C* j' r8 U8 o; V" ?小弟實力不夠,希望各位板大爲我解惑。: F! |( Y& U7 a9 [5 h+ x
私心希望能提供相關PAPER或是資訊給我。
, R- E% Q9 Q8 l/ ~  c5 S3 d跪求感謝...)
發表於 2009-5-8 17:01:47 | 顯示全部樓層
看大家的讨论,颇有受益!, d/ B0 A" G5 E6 W; x  d
对学习设计的人来说,很有用- l1 e4 M3 g- H
谢谢大家!学习中
發表於 2009-5-12 13:32:53 | 顯示全部樓層
substrate接至SOURCE之後,guard ring要單獨圍起來,避免其他substrate的影響  H* N7 Q3 ?0 J' c5 w$ F4 H  c
這種做法缺點是單顆MOS的面積變大了,在寸土寸金的chip中,很難容忍每顆MOS都這樣做
發表於 2009-5-13 11:10:35 | 顯示全部樓層
謝謝大家的討論和分享,學習了。下載paper來看看。。
, e3 q/ V7 c( \) g看來65nm的到60dB還是挺有難度。
發表於 2009-5-15 10:01:00 | 顯示全部樓層

关于管子状态

老兄能把管子的状态都发上来看看么?因为各个管子的状态都看不太清楚,所以不好妄下结论了
發表於 2009-5-20 01:59:33 | 顯示全部樓層
你可以再加一級P load
. P8 ?0 i6 M0 L, ]5 g* t  ^" dgain 就會再上去一點
! V. f( v* N! Y9 x: V& L這個架構大概可以到70dB左右% `9 T* G: U! U
可以翻razavi Op那章~
" L! O+ U4 t% ]" A裡面有完整的電路  P# g& N3 G  W' t5 D9 J
感謝大大們的分享~~~~~~~~~~~~~~`
發表於 2009-6-2 22:14:26 | 顯示全部樓層

回復 7# 的帖子

新手 第一次来看这样的论坛,以前都是自己看书的 ,来学习一下 呵呵
發表於 2009-6-5 11:23:21 | 顯示全部樓層

回復 7# 的帖子

最近在工作上遇到需要設計OP的場合,才發現OP雖小,但是所需要考慮的地方還真不少。3 j% g( V. K9 W9 W' ~" \- \
感謝大大的無私分享,讓大家的設計技巧更上一層!!!
發表於 2009-6-5 13:55:48 | 顯示全部樓層
大部份都是在設定上會出問題,之前我也有自己調看看,但是都不理想,先看看大大分部之paper看看好了...
. j6 C$ d+ j6 t, [4 h! \3 \多謝大大分享~~~
發表於 2009-6-7 22:21:52 | 顯示全部樓層
有資料可以參考嗎?
* q3 `' j& g& J" |感謝大大們的分享~~~~~~
( F' `+ E+ ?5 Z8 A
發表於 2009-6-11 15:13:22 | 顯示全部樓層

請教有關調folding_cascode 放大器的訣竅

請教有關調folding_cascode 放大器的訣竅請教有關調folding_cascode 放大器的訣竅

評分

參與人數 1Chipcoin -2 收起 理由
frank822 -2 no response,no comment

查看全部評分

發表於 2009-7-21 10:17:51 | 顯示全部樓層
最近也在研究OP怎麼設計, 不過還沒什麼概念, bias也不知道怎麼設, 希望看了前輩的paper對我有幫助, 謝謝!
發表於 2009-7-21 11:12:49 | 顯示全部樓層

回復 1# 的帖子

为什么看不到图,单看文字看着好累!2 Q- j- b; Z& h! R7 Q

" y- _; C$ _1 y4 F: z0 f[ 本帖最後由 semico_ljj 於 2009-7-21 11:28 AM 編輯 ]
發表於 2009-7-24 14:51:17 | 顯示全部樓層
thank you for sharing this material
發表於 2009-7-26 14:47:29 | 顯示全部樓層
各位大大~我的OP是two-stage的架構~而我去量測low voltage bandgap的PSRR出來的頻寬很低。
5 \3 C2 }0 ^) W+ i/ W' A9 S我想請問一下PSRR跟OP的GAIN是最主要的影響嗎?還有什麼也是影響的因素呢?# z' a$ T- J- O6 z) n: k
來去看看大大給的PAPR...謝謝囉!
發表於 2009-7-26 21:58:08 | 顯示全部樓層
1. 看大家蠻踴躍在討論, 確實已發揮'社群'之功用.7 }9 E1 f8 b3 Z& d0 S  y* F
2. 我同意, analog ic design indeed needs some experience.
發表於 2009-8-23 21:48:29 | 顯示全部樓層
多看看PAPER是有益無害的
  }8 P! f; X4 W% H+ U9 a' U) ]# m尤其在做analog這一塊
發表於 2009-8-27 01:00:23 | 顯示全部樓層

請教有關調folding_cascode 放大器的訣竅

小弟目前正在練習設計folded cascode opa2 m/ a$ Z' J. W- j! g: o
這個討論串令我受益良多呀
發表於 2009-8-27 19:22:47 | 顯示全部樓層
fold-cascode的opa真的不容易設計的好
& E& B, c! w) u來這裡跟各位前輩學習如何設計4 x9 [5 D3 X, m: L
謝謝大家的指教
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-3-29 10:42 PM , Processed in 0.128007 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表