放大器的單端輸出改雙端輸出

w765432001

這是之前參考smith電子學上面的2 stage的運算放大器，
之前做過模擬，但現在因為要做別的應用，
( O; L0 t% f9 d0 H- D( ~" p需要將輸出改成雙端的，
有請教過學長，不過不知道是不是我模擬錯，
跑不太出來，
另外在Razavi的書上有看到雙端輸出的雙級放大器，
& d0 \5 [5 x1 M* l, _不過架構是另外一種，
所以想請問看看如果本來是如上圖這樣的放大器，
該怎樣修改成雙端輸出，謝謝
附上本來單端模擬的spice
' V4 L( O6 V4 `0 S8 m0 q8 g是根據180nm製程模擬的。

vdd vdd gnd dc 1.8v
# f$ v' R( O- Z4 T, @5 V, ^9 M' bvss vss gnd dc 0v
Ibias vpg1 vss 15uA
r1 6 vpd5 3k
2 r+ D7 Z8 L$ B  [! ~& w" mCc out 6 0.6pf
Cl out vss 1pf
m1 vpg1 vpg1 vdd vdd P_18 w=15u l=0.5u
m2 vpd2 vpg1 vdd vdd P_18 w=90u l=0.5u
m3 out vpg1 vdd vdd P_18 w=90u l=0.5u
/ F1 v8 |1 y. O* E+ X/ T+ ym4 vpd4 vin1 vpd2 vpd2 P_18 w=60u l=0.5u
m5 vpd5 vin2 vpd2 vpd2 P_18 w=60u l=0.5u
m7 vpd4 vpd4 vss vss N_18 w=15u l=0.5u
m8 vpd5 vpd4 vss vss N_18 w=15u l=0.5u
m9 out vpd5 vss vss N_18 w=30u l=0.5u

mbission

若要改成雙端輸出在第一級differential to single ended的地方必須改成皆為diode connected的load.
  H# S) z# m/ d/ a6 Y8 y. f. q也就是改成第一級雙端輸出,第二級的部分則是copy一組原先的2nd stage的class A output stage即可.
differential output amplifier需有common mode feedback電路來確保inter-stage的common mode
. E" S; ^: I3 m$ u' o& `- }8 E不至於飽和,需要sense output common mode電壓與一個參考電壓相比,透過負回授去控制output common mode值

shaq

簡單來說，把右半部 copy 到左半部去，
7 L* x" \( u/ R/ M' E1 D& u
M1, M2, M3 再用同一個偏壓點拉。
M6,M7, M8 (左+右) 用 CMFB 去拉偏壓點。

w765432001

8 J; Z% @* Q# O  t0 o, X感謝mbission與shaq提供意見，
我重新接電路，如上圖這樣，然後我是只有把第一級接cmfb，
下面是我cmfb電路

; B: U# ^1 w) F( L- C, f; B: W; {不過這樣想請問因為我用到mos開關，
通常我都用暫態在觀察，
而這樣我要如何量測op頻寬那些數據呢?
( M  E" x' M( H' K" s  q因為頻寬spice通常都用ac觀察，
這樣開關該怎樣有作用。
7 B4 p' F3 v) S- F; _8 {2 ~0 \* |順便想問看看我上面這樣接，有哪邊接錯嗎?
或是可能會有什麼問題，
因為我把op拿去放在取樣維持放大電路(SHA)裡面，
出來的結果沒有很理想，
輸出都跟不上輸入，可能是頻寬不夠，
但我原來單端那個OP頻寬有到200MHz，
2 B$ C  I0 A7 |3 B3 T$ H希望大家能給點建議，謝謝。
8 @. N# w, v  [# \) a
8 y! a( k) J) E' ~6 B模擬SHA結果
) o1 t; c5 f0 T; Q! n! l

mbission

1.你的cmfb的電路接回amplifier點好像有誤,應該是cmfb那點接回去
% i4 j& Y( J$ m* K, j+ ^2.接回去的點好像也不對,要構成負回授
3.要先跑tran,找到穩定的dc點,再用設initial方式,把opamp differential
  input兩端及cmfb點設立初始值
: p( s! Z; u) J$ x# f再試一下吧

monkeybad

同意mbission
common mode feedback接的電壓有誤
另外如果是兩級的放大器 因為你都沒有採用diode接法
所以這兩級應該都要加CMFB 以確保dc準位

w765432001

/ Q: T+ _7 j8 l  u; q感謝mbission以及版主提供意見~
我後來將電路圖改成上面這樣，
後來請教我學長也發現cmfb應該接錯了，
那我改成上面這樣還會有問題嗎?
不過我只要接一個CMFB電路，
; z9 n- N# {9 m+ Y" x6 h- |那要改成diode-connected，不過我改成這樣M6跟M7看起來好像怪怪的，
目前電路是這樣，還在模擬中，
  \' F2 N6 E0 v/ a有些還不是很懂，懇請賜教。

monkeybad

M6 M7改成diode connection就不用加CMFB了 因為就沒有所謂P電流源和N電流源平衡的問題
+ U" x- E! E% R) U4 B$ E先弄懂為什麼要加CMFB的原因 Razavi書上有解釋可以看一下
所以若你電路改成這樣接 那Vcmfb應該改接在M1 M3的gate

mbission

如果你第一級欲採用diode connected架構,基本上主極點會在第二級
, _3 \$ F% l- `$ F, S4 [- FMiller補償也不需要了

w765432001

$ s/ C: \6 T' W9 M) N2 h嗯嗯，我有去看了Razavi裡面提到的CMFB，
但對於VB跟vcmfb拉回的點還是不太了解，
上圖我已經把M6和M7都改成diode-connected了，
而結合mbission的意見，我把補償電容跟電阻都拿掉了，
% u4 T+ `' l: `7 a/ R. o但這樣我CMFB電路裡面vb要用哪一個?
如果vcmfb如版主所說，要給M1,M3的GATE，
  P2 D9 A( N2 e9 `我有試過vb選擇M2的gate，
. B  z( p2 C7 ~  _% e8 n8 K然後拉cmfb到M1 M3的gate，
這樣輸出取樣的波形還滿正常的，但是好像速度不夠，
1 S- }+ h' O3 Q* H" I2 M/ q& z都跟不上輸入的值，
: M& D. C% v6 d( ]5 f+ z& n! t2 Y
9 v5 p' y* N% u3 I2 F4 I所以我懷疑我vb選錯了，
或者是哪邊弄錯了，
我繼續看看書本，有些還不是很懂，
歡迎大家提供意見給我

chungming

您好
看到你的模擬圖後我到不覺得是速度不夠快
4 U* t" q# i" M# D: l* Q6 j- J3 D: H因為沒有slew rate limit的感覺
每各step都有settling 到一各幾乎固定的值了
5 W* g- D' C5 [, F7 G$ v從圖上看起來當輸入訊號越大時,輸出和輸入的差異就越大
9 D5 E- K& {" l1 n4 |$ I但是又不是output siwng不夠(如果是output swing不夠 應該只有輸入訊號較大時才會有差異)
7 w0 b4 N% g/ e& F: c8 }% b& o或許也有可能是你說的vb不對..但因為圖上沒標出vb vcmfb我也沒辦法猜
所以........光從模擬結果來看
( t) t- z+ D6 G6 I6 j有可能是OPA的gain不夠
" D" A+ ^8 C9 [' y( e因為你的OTA是current mirror single stage OTA
gain ~ gm*B*ro , B是current mirror M7 & M8的比例
當gain不夠時輸入和輸出的deviation會變大...相信你知道這點
6 Q- }% g/ S1 u/ @. k) |2 @當然你的OTA的UGF也必須大過於switching frequency (if you use unit gain configuration to simulation it)
) ?5 y1 {6 K4 N3 x8 S  ^+ q3 _貼各paper給你參考
0 w$ ]0 i4 N8 `7 j, Z; E$ m這各paper我曾經有使用過
不過沒用在向你那麼高的切換頻率下
7 j3 @; O: V$ N  N7 Ypaper中的UGF只有1.2M
1 M0 e0 F4 b1 U# T' L7 v( U7 h我改到約4M左右
看你的切換頻率有20M這麼高
0 |% X3 x5 `' u; w6 q8 }% X* ~6 N電流ㄍ一ㄥ一下或許有機會

mbission

你需要有一個bias電路產生Vb,準位要跟你要bias M1跟M3的GATE電壓接近,
% ~' ~9 H9 S7 T& S; n6 \! N然後接到cmfb電路中,在把經過 sample 後的CMFB點拉回M1跟M3 gate端,
, E$ w9 b- a4 ?: x你可以先試著sample common點,看cmfb有沒有正常運作,正常情形下,
! J; P0 l, M" [( }8 |  J; Kdifferential 兩端電壓應該會接近你的common,Vb會接近Vcmfb....

w765432001

感謝大家的意見，
1 O8 s- t6 z2 |, \( ?2 m0 }我有大致調出我的op雙端輸出，
不過我拿去接取樣維持電路又感覺有些問題，
因為我第一級採用diode-connected的接法，
$ k' C, _. o+ i9 r) R+ G本來應該增益是gm4(ro4//ro6)
- B' z  N6 X- |1 ~6 o! U9 F因為接成diode，反而變成gm4/gm6.....(這是因為diode，而1/gm6遠小於ro6並聯結果..希望我觀念沒錯)
由於這樣所以我增益就被大大降低，
本來有60多dB就不見了，
& \  e  e* n1 c9 z! @* [/ m0 v那我該怎麼辦勒
9 r4 D) }- q4 _5 c7 x
, O* S% w3 p* U還是我該用原先的架構接上兩個CMFB才能有高一點的增益
但是回授的觀念
接上回授又會降低增益(1+AB)
' l, v' n6 F, h接上兩組不就降更低
9 Z7 A7 l4 B8 M! r9 ?如果真的要接上兩組，那我是不是如同mbission說的
一組接到M1&M3   那另一組就接到第一級的M2
這樣觀念對嗎?
那我M6&M7是不是該拆掉diode，然後gate端給偏壓值?
) Q9 ~# {, N: R) ^然後在接上補償電容跟電阻。
這樣想法對嗎?

mbission

建議你把第二級改成cascoded的架構(如果headroom夠的話)
如此就不用改變CMFB的部份,gain也應該會提升20dB以上

- [1 D/ z' @# N  d9 s另外導正你的觀念,所謂的回授路徑是存在於common mode path,對
3 u% p/ s, `" w- L7 A; rsignal path gain 不會有太大的影響