VHDL程式計數器懇請高手幫助！

ysjkomo

各位高手安安∼
8 n1 u* Z5 c: d8 t0 _) o2 Y想請問一下
目前小弟要做一個ＶＨＤＬ程式
3 \! b& H( ^, n: q. w* }動作是∼０∼９在７段顯示器顯示出來
剛開始數字顯示在９並有１顆ＬＥＤ燈會亮∼
0 L, X( \7 `: k. b0 `& l1 `& C之後∼再按下ＳＷ１。數字會變成８，再按一次變成７，依序遞減到０（９變８時ＬＥＤ燈會熄滅）
然後再按下ＳＷ２數字由０變成１依序遞增上去至９，到９時ＬＥＤ燈號會亮起。
8 M; W/ L& B! H( s7 R7 O5 K請各位高手大大可以交交小弟阿∼∼ 小弟已經認真學習了∼但真的苦手
' m& R5 ?4 r' o7 k& t/ n* E７段顯示器是共陰

tommywgt

在我的電腦看那個
＜＝
  ?! T+ `2 O7 |9 {" |會變成　
＆Ｉｔ；＝
也，好怪，有人看到不一樣的嗎？

tommywgt

隨便寫一寫沒檢查語法
: J. A" X$ f( ]" D+ K前面的部分請自己加入宣告
$ {# Y) H+ u& a  E2 |( l7 I% d基本上這個code應該會動，如有小細節有問題自己改一下好了
( }; ~7 k9 k/ d9 @$ k另外這個code假設開關沒有彈跳且電路有額外提供一個clock source
8 ^: o& R- H; f4 j
! c7 o" m+ l& Q; H" O( d) K# Dconstant dig_0 : std_logic_vector(7 downto 0) :="xxxxxxxx"; --請自己定義共陰的信號
constant dig_1 : std_logic_vector(7 downto 0) :="xxxxxxxx"; --請自己定義共陰的信號
constant dig_2 : std_logic_vector(7 downto 0) :="xxxxxxxx"; --請自己定義共陰的信號
constant dig_3 : std_logic_vector(7 downto 0) :="xxxxxxxx"; --請自己定義共陰的信號
constant dig_4 : std_logic_vector(7 downto 0) :="xxxxxxxx"; --請自己定義共陰的信號
constant dig_5 : std_logic_vector(7 downto 0) :="xxxxxxxx"; --請自己定義共陰的信號
4 j  }  z, Z- a" O( v* _, e/ c! ~& sconstant dig_6 : std_logic_vector(7 downto 0) :="xxxxxxxx"; --請自己定義共陰的信號
+ p; h) I/ K) e7 R* h# s% g( ?- xconstant dig_7 : std_logic_vector(7 downto 0) :="xxxxxxxx"; --請自己定義共陰的信號
constant dig_8 : std_logic_vector(7 downto 0) :="xxxxxxxx"; --請自己定義共陰的信號
constant dig_9 : std_logic_vector(7 downto 0) :="xxxxxxxx"; --請自己定義共陰的信號
signal cnt : std_logic_vector(3 downto 0);
) L2 e9 d7 M* L* \) c6 xsignal sw1D, sw1Q : std_logic;
signal sw2D, sw2Q : std_logic;
begin

process(rst, clk, sw1)
( M: s3 m1 r1 B- {' g" @" I* O) \begin
    if clk'event and clk='1' then
        if rst='1' then
9 a, n& p+ g" X  N( x            sw1D <= '0';
            sw1Q <= '0';
        else
& v  W1 q0 X: l% w$ c( `; s" k            sw1D <= sw1;
            sw1Q <= not sw1D and sw1;
        end if;
    end if;
end process;
) i8 U9 ?; y8 ]0 N  c/ I
' V# s1 i  A. c5 o" W( _process(rst, clk, sw2)
begin
    if clk'event and clk='1' then
        if rst='1' then
3 \. v5 v1 g8 v% f5 `; C2 S            sw2D <= '0';
$ S" r2 ~$ `& O- I2 o9 r& Q            sw2Q <= '0';
        else
* s- C: p+ D' g3 j7 `9 P            sw2D <= sw2;
1 C6 F- _, ?/ R/ r" Y" V/ @            sw2Q <= not sw2D and sw2;
$ w: V. E4 b* A5 G+ G+ j2 T2 X' [        end if;
    end if;
end process;
) z5 r5 A+ @) X7 s8 z, p
% i+ t: ]* Q' c1 X* Pprocess(rst, clk, sw1Q, sw2Q)
0 t# w/ {! O% R& p1 x- Cbegin
6 R2 h3 h* E: {$ V: x2 z) k    if clk'event and clk='1' then
        if rst='1' then
            cnt <= "1001";             --initialize to 9 when reset
- q& I" t2 ^- ~' s        else
            if sw1Q='1' then
                if cnt/="0000" then cnt <= cnt - '1';  --下數時下限為０
            elsif sw2Q='1' then
                if cnt /="1001" then cnt <= cnt + '1';  --上數時上限為９
" d# s4 H6 S- h, X  `. c' I. x, K- Y, _            end if;
' O0 B4 N- f' p/ e- O        end if;
    end if;
$ ?* e4 b# {4 ~end process;

  b7 l1 Q: m1 f- T- b/ j& i7 Wled <= '1' when cnt="1001" else '0';
with cnt select led_dig <=
2 m9 Q) M1 P, d5 F; _; }$ ?    dig_0 when "0000",
1 G1 O1 G6 g; t: K  h, t2 E    dig_1 when "0001",
    dig_2 when "0010",
+ y' b' }1 I* E4 H( O    dig_3 when "0011",
& X3 D% f* i2 u9 r9 L    dig_4 when "0100",
, }1 j/ ]3 M( G5 e    dig_5 when "0101",
& E. c& H9 J- V* d    dig_6 when "0110",
    dig_7 when "0111",
    dig_8 when "1000",
    dig_9 when others;

end behavior;

mclaren_18

3 h6 w9 H9 N6 _7 S: r3 v- Z/ `vhdl  的書本 及 網頁 都可以找到類似的......
只要自己參考一下  做個變化 應該就可以達到你的要求....
題目不難 ...   用心就OK!!
" n, h9 |$ @& U8 P+ H
加油