Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 60765|回復: 95
打印 上一主題 下一主題

[好康相報] ESD靜電問題終極解決方案

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2008-6-3 12:49:46 | 顯示全部樓層 回帖獎勵 |倒序瀏覽 |閱讀模式
靜電是人們非常熟悉的一種自然現象。靜電的許多功能已經應用到軍工或民用產品中,如靜電除塵、靜電噴塗、靜電分離、靜電複印等。然而,靜電放電ESD(Electro-Static Discharge)卻又成為電子產品和設備的一種危害,造成電子產品和設備的功能紊亂甚至部件損壞。現代半導體器件的規模越來越大,工作電壓越來越低,導致了半導體器件對外界電磁騷擾敏感程度也大大提高。ESD對於電路引起的幹擾、對元器件、CMOS電路及介面電路造成的破壞等問題越來越引起人們的重視。電子設備的ESD也開始作為電磁相容性測試的一項重要內容寫入國家標準和國際標準。
3 h- w, _7 }7 x* s1.靜電成因及其危害 ! _8 H) |9 Q( |- g5 {
靜電是兩種介電係數不同的物質磨擦時,正負極性的電荷分別積累在兩個特體上而形成。當兩個物體接觸時,其中一個趨從於另一個吸引電子,因而二者會形成不同的充電電位。就人體而言,衣服與皮膚之間的磨擦發生的靜電是人體帶電的主要因之一。
2 `. w3 w, k( y+ [靜電源與其他物體接觸時,依據電荷中和的機理存在著電荷流動,傳送足夠的電量以抵消電壓。在高速電量的傳送過程中,將產生潛在的破壞電壓、電流以及電磁場,嚴重時將其中物體擊毀,這就是靜電放電。國家標準中定義:靜電放電是具有不同靜電電位的特體互相靠近或直接接觸引起的電荷轉移(GB/T4365-1995),一般用ESD表示。ESD會導致電子設備嚴重損壞或操作失常。
" \% ~: h8 e" m) b靜電對器件造成的損壞有顯性和隱性兩種。隱性損壞在當時看不出來,但器件變得更脆弱,在過壓、高溫等條件下極易損壞。 / A, _$ b4 b7 ~. p
ESD兩種主要的破壞機制是:由ESD電流產生熱量導致設備的熱失效;由ESD感應出過高電壓導致絕緣擊穿。兩種破壞可能在一個設備中同時發生,例如,絕緣擊穿可能激發大的電流,這又進一步導致熱失效。
0 o' [' V4 j" f* s3 e8 N除容易造成電路損害外,靜電放電也極易對電子電路造成幹擾。靜電放電對電子電路的幹擾有二種方式。一種是傳導幹擾,另一種是輻射幹擾。 " W3 Q+ o0 u: E& ?* T' W' {
2.數碼產品的構造及其ESD問題
9 d2 d8 @$ d5 u& Z( I1 k現在各類數碼產品的功能越來越強大,而電路板卻越來越小,集成度越來越高。並都或多或少的裝有部分介面用於人機交互,這樣就存在著人體靜電放電的ESD問題。一般數碼產品中需要進行ESD防護的部位有:USB介面、HDMI介面、IEEE1394介面、天線介面、VGA介面、DVI介面、按鍵電路、SIM卡、耳機及其他各類資料傳輸介面。
- m3 p8 S! l6 {9 w# Y& P! XESD可能會造成產品工作異常、死機,甚至損壞並引發其他的安全問題。所以在產品上市之前,國內或國外檢測部門都要求進行ESD和其他浪湧衝擊的測試。其中接觸放電需要達到±8kV,空氣放電需要達到±15kV,這就對ESD的設計提出了較高的要求。
) C$ F: t! [; H; N- a3.數碼產品中ESD問題解決與防護
4 `, m+ ?* z3 i8 X6 E: o3.1 產品的結構設計 : }; ]; I& {# c2 b5 k! I* m1 `
如果將釋放的靜電看成是洪水的話,那麼主要的解決方法與治水類似,就是“堵”和“疏”。如果我們設計的產品有一個理想的殼體是密不透風的,靜電也就無從而入,當然不會有靜電問題了。但實際的殼體在合蓋處常有縫隙,而且許多還有金屬的裝飾片,所以一定要加以注意。
4 ^9 d; s8 o% X$ j; _% q其一,用“堵”的方法。儘量增加殼體的厚離,即增加外殼到電路板之間的距離,或者通過一些等效方法增加殼體氣隙的距離,這樣可以避免或者大大減少ESD的能量強度。
3 _) l  \# O0 U8 W: |, P通過結構的改進,可以增大外殼到內部電路之間氣隙的距離從而使ESD的能量大大減弱。根據經驗,8kV的ESD在經過4mm的距離後能量一般衰減為零。 6 b+ |9 q( s+ G# O
其二,用“疏”的方法,可以用EMI油漆噴塗在殼體的內側。EMI油漆是導電的,可以看成是一個金屬的遮罩層,這樣可以將靜電導在殼體上;再將殼體與PCB(Printed Circuit Board)的地連接,將靜電從地導走。這樣處理的方法除了可以防止靜電,還能有效抑制EMI的幹擾。如果有足夠的空間,還可以用一個金屬遮罩罩將其中的電路保護起來,金屬遮罩罩再連接PCB的GND。
4 b$ ^3 V6 l8 N% z0 l  E總之,ESD設計殼體上需要注意很多地方,首先是儘量不讓ESD進入殼體內部,最大限度地減弱其進入殼體的能量。對於進入殼體內部的ESD儘量將其從GND導走,不要讓其危害電路的其他部分。殼體上的金屬裝飾物使用時一定要小心,因為很可能帶來意想不到的結果,需要特別注意。 % k2 k- u5 \( O( d1 i; n, S: I
3.2 產品的PCB設計
/ L: o5 l6 D( l5 k" w& p* P現在產品的PCB(Printed Circuit Board)都是高密度板,通常為4層板。隨著密度的增加,趨勢是使用6層板,其設計一直都需要考慮性能與面積的平衡。一方面,越大的空間可以有更多的空間擺放元器件,同時,走線的線寬和線距越寬,對於EMI、音頻、ESD等各方面性能都有好處。另一方面,數碼產品設計的小巧又是趨勢與需要。所以,設計時需要找到平衡點。就ESD問題而言,設計上需要注意的地方很多,尤其是關於GND佈線的設計以及線距,很有講究。有些產品中ESD存在很大的問題,一直找不到原因,通過反復研究與實驗,發現是PCB設計中的出現的問題。為此,這�總結了PCB設計中應該注意的要點:
9 n0 Z5 m* m+ I( Q  h0 N(1)PCB板邊(包括通孔Via邊界)與其他佈線之間的距離應大於0.3mm; / o# W" @6 T" }8 g3 a& O
(2)PCB的板邊最好全部用GND走線包圍;
% o3 p- m$ h1 I(3)GND與其他佈線之間的距離保持在0.2mm∼0.3mm; 7 P$ c5 g. G& K8 g
(4)Vbat與其他佈線之間的距離保持在0.2mm∼0.3mm;# x( O$ W, t2 U& w. T
(5)重要的線如Reset、Clock等與其他佈線之間的距離應大於0.3mm;
4 u7 Y& u$ a; `6 B(6)大功率的線與其他佈線之間的距離保持在0.2mm∼0.3mm;
( ?4 O; r/ o/ z! s2 ?2 A! r5 R9 X(7)不同層的GND之間應有盡可能多的通孔(VIa)相連;
( S3 _6 }3 @7 G(8)在最後的鋪地時應儘量避免尖角,有尖角應儘量使其平滑。
. I# l+ n$ H. x3.3 產品的電路設計 0 P8 y8 W# w9 ^- B& T
在殼體和PCB的設計中,對ESD問題加以注意之後,ESD還會不可避免地進入到產品的內部電路中,尤其是以下一些埠:USB介面、HDMI介面、IEEE1394介面、天線介面、VGA介面、DVI介面、按鍵電路、SIM卡、耳機及其他各類資料傳輸介面,這些埠很可能將人體的靜電引入內部電路中。所以,需要在這些埠中使用ESD防護器件。
; v# L; T; G& j9 L1 ^, G/ m以往主要使用的靜電防護器件是壓敏電阻和TVS器件,但這些器件普遍的缺點是回應速度太慢,放電電壓不夠精確,極間電容大,壽命短,電性能會因多次使用而變差。所以目前行業中普遍使用專業的“靜電抑制器”來取代以往的靜電防護器件 。“靜電抑制器”是專業解決靜電問題的產品,其內部構造和工作原理比其他產品更具科學性和專業性。它由Polymer高分子材料製成,內部菱形分子以規則離散狀排列,當靜電電壓超過該器件的觸發電壓時,內部分子迅速產生尖端對尖端的放電,將靜電在瞬間泄放到地。它最大特點是反應速度快(0.5ns∼1ns)、非常低的極間電容(0.05pf∼3pf),很小的漏電流(1μA),非常適合各種介面的防護。 " l+ D+ n4 |0 j3 K
因為靜電抑制器具有體積小(0603、0402)、無極性、反應速度快等諸多優點,現在的設計中使用靜電抑制器作為防護器件的比例越來越多,在使用時應注意以下幾點:
0 `6 t3 \; f( U
遊客,如果您要查看本帖隱藏內容請回復
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂20 踩 分享分享
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-6 05:43 PM , Processed in 0.097006 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表