關於ESD input and output pin 保護電路設計

0918429587

這邊有人會保護電路設計嗎 ?
我想問在input  pin  以及 output pin 用的保護電路有些不同
* ]0 w0 o+ Y  [: x: u2 O'
2 z1 W3 C1 b3 |9 T9 p8 r3 {那我在設計上在input  pin 設計時有哪些要注意
& _# o  Y3 V8 ?( p9 N/ Foutput pin 設計時有哪些要注意
" p3 _" V" Q% Q0 G9 H$ ^0 F1 i這2個pin 有沒有甚麼規定有些電路input  pin 並不適用於 output pin
. D/ g2 \5 u7 l; B* c7 x那設計上需考慮甚麼呢?

szona44250

感謝大大的分享，受益無窮

謝謝

sxb841018

学习了，谢谢大家啊~~~~~~~~~~~~~~

tuza2000

学习学习！！！！！！

chrish2012

回復 20# ihcnqkm
( r9 s3 m2 i8 N5 H% P$ [6 c! D

    很有用啊 ~谢谢各位的提点

vincentron

谢谢诸位的分享，

despair

如果在輸出端加CDM，那輸出端的ESD MOS等於白做

9 S1 S! f# \5 W) H一般CDM diode size相較ESD MOS size來說小的多
+ G6 }8 v4 z. G如果同時加上CDM diode，肯定會先死在CDM diode上。

averyer

謝謝大大的分享~更加了解esd的重要性

wes777

Per my experience ,Diodes + RC-Control , inverter and PowerClamp is better for out pad
6 e* p3 h& o' \5 t8 }Generally speaking ,the root cause of ESD failed is from below.
) |& Q6 ]% D  Y. f# p<i>clamp NMOS's ability.
1 B+ G- x: ]$ J1 k/ j7 ?<ii>clamp NMOS's turn-on rate.
<iii>Not follow design rule.......................
As we know ,RC-control is to keep clamp NMOS off when IC is on normal operation.(us)
When sufferred ESD pulse(ns),GGNMOS be turned on by coupling .
If adding inverter between RC and clamp NMOS,it will speed up clamp NMOS turned on.
Just for reference !!!

ihcnqkm

so many talented guys. I learnt a lot. Thank you very much !!

semico_ljj

回復 13# cthsu1
  e' ^. j8 [3 j/ _6 f: m
不是很了解，请详述之，谢谢

tacopippen

又上了一課！感謝各位大大分享經驗

milo_li

真是太長見識了。謝謝各位大大的分享！！！！！！！！

werx

類比電路的話
INPUT通常大家都用N-diode and P-diode
/ B" c4 {% ?4 S4 M如果gate前有個限流電阻就更棒了
' _2 m+ m6 H5 A% Z" Z" t" s  l原因是diode寄生電容小又好作又簡單
OUTPUT端的話通常是用output buffer的n p mos摟
不過最好在加個power clamp
6 Y$ z7 t% x0 {6 |9 A8 Cpower clamp通常都用RC gate trigger NMOS
有power clamp的話IO to IO test比較容易過  
不過我講的都是最簡單的電路
( l$ o* m) u0 U, e( v4 c" LHV, mixed-voltage, RF CKT.就不太能這樣搞了
: ^, m+ Q  W" Q" }' I4 n
8 `8 Q8 s: o2 M4 e2 F小弟才疏

taofeng

That's correct ! Normally the input pin is gate, so add current limiting resistor won't change the story. For the output pin, it is different!

shmiyi

小弟在此說出淺見
關於ESD input and output pin 保護電路設計
( ~% X5 _1 z7 [" xinput and output pin 最大不同處是input可以加限流電阻(電阻要加多少還是要下模擬)
! h8 R5 {8 u( J( }# ?" a& \output則不太能加限流電阻,原因是會影響輸出電流
所以輸出級的元件都會依照符合ESD規定
, K1 D& y6 ]& X9 b% L1 Y因此輸入和輸出ESD會有一點點不太同

cthsu1

Input 可以  Output 不行  原因可以自己先想一想

scy8080

明白，谢谢
4 p" L4 m$ O* t; b4 \( a* i) P还要注意由于引入cdm而产生的latchup问题。

ritafung

只需要在gate和body之間連上一個diode即可
因為cdm是從substrate透過gate oxide流到 input pad (假設此pad接地)
若加上cdm diode,它能提供一條捷徑從substrate流到input pad

scy8080

原帖由 zsybook 於 2008-12-7 09:00 PM 發表
# `6 Q+ P! Q" V, L1 Q- F/ E补充一点，INPUT的IO需要加上CDM的doide，而在OUTPUT的IO上并不需要。

( {  Q" j: ], G" }( Z1 J8 R: u
请教INPUT的IO需要加上CDM的doide是什么，怎么加？