Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
12
返回列表 發新帖
樓主: 0918429587
打印 上一主題 下一主題

[問題求助] 關於ESD input and output pin 保護電路設計

  [複製鏈接]
21#
發表於 2010-5-10 14:38:41 | 只看該作者
Per my experience ,Diodes + RC-Control , inverter and PowerClamp is better for out pad. d; ]0 I! D' C+ ]" x0 v. L
Generally speaking ,the root cause of ESD failed is from below.' J- W; }; I: M& |
<i>clamp NMOS's ability.
" @( w" {& ]' Y* C' p<ii>clamp NMOS's turn-on rate.
+ r6 ~/ F+ L  @8 [8 w% L2 {/ Y<iii>Not follow design rule.......................6 ?' [" a, ^' H$ v
As we know ,RC-control is to keep clamp NMOS off when IC is on normal operation.(us)# k: Q  q+ p3 Z. P* k" E( s6 j
When sufferred ESD pulse(ns),GGNMOS be turned on by coupling .
. \/ e7 D  Y9 [If adding inverter between RC and clamp NMOS,it will speed up clamp NMOS turned on.
: ]' Y6 H: T/ y4 O1 w; ^/ mJust for reference !!!
22#
發表於 2010-5-27 10:56:55 | 只看該作者
謝謝大大的分享~更加了解esd的重要性
23#
發表於 2011-11-2 10:18:02 | 只看該作者
如果在輸出端加CDM,那輸出端的ESD MOS等於白做
) @4 `/ O: _$ Z- x
9 r; n, Y; j% D! j一般CDM diode size相較ESD MOS size來說小的多
7 b% N1 ^1 G8 P如果同時加上CDM diode,肯定會先死在CDM diode上。
24#
發表於 2011-12-6 08:42:20 | 只看該作者
谢谢诸位的分享,
25#
發表於 2012-1-2 09:45:52 | 只看該作者
回復 20# ihcnqkm 6 L8 w* n' A- i) F7 ^. A
3 ]7 I) f0 W9 K
9 V) @% P- g' U7 `( M
    很有用啊 ~谢谢各位的提点
26#
發表於 2012-7-12 12:19:45 | 只看該作者
学习学习!!!!!!
27#
發表於 2012-10-20 15:02:46 | 只看該作者
学习了,谢谢大家啊~~~~~~~~~~~~~~
28#
發表於 2021-8-25 09:57:36 | 只看該作者
感謝大大的分享,受益無窮
# ]$ ?# S/ n2 C6 F" Y! d2 Y1 C9 O1 {; x6 O
謝謝
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-4-26 05:46 PM , Processed in 0.109006 second(s), 15 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表