關於ESD input and output pin 保護電路設計

werx

類比電路的話
INPUT通常大家都用N-diode and P-diode
如果gate前有個限流電阻就更棒了
原因是diode寄生電容小又好作又簡單
8 E$ Z0 z: B7 l) ^! EOUTPUT端的話通常是用output buffer的n p mos摟
不過最好在加個power clamp
. ~+ ?' a" C1 \power clamp通常都用RC gate trigger NMOS
; V" w4 \8 E" o9 c; @有power clamp的話IO to IO test比較容易過  
: _% _7 j2 N# [% r% N' X不過我講的都是最簡單的電路
HV, mixed-voltage, RF CKT.就不太能這樣搞了
8 f  c' b# d$ v
; U% U! e" `  a6 h: Y$ C小弟才疏