請問在Layout如何數位與類比

likewind

請問一下各位大大...
: O) }4 w9 p: ?) }4 U" Q+ C3 Q" J2 C$ |小弟想要學Layout
現在先從數位的畫法先學起，慢慢在學類比的畫法...

% \3 a0 ^: O) S0 @% W& I; o問題:
1.如何去分辨數位與類比?(在Layout上)
7 D9 U4 M" U3 T/ R! Z) w; J2.數位與類比畫法的差異?
7 z7 U' V9 M1 d# Q, h9 O3.類比的電容與電阻怎麼樣去畫與如何去算它們的值是多少?
0 z' C% D# I. |! \: @4.小弟不知如何去學好Layout可以請各位大大給點意見嗎??
拜託各位大大嚕...謝謝你們

lin.weite

1.如何去分辨數位與類比?(在Layout上)

RD設計出來的電路是Digital,就是Dgital Layout
RD設計出來的電路是Analog,就是Analog Layout
在Layout上沒有很明確的去區分
在製程上倒是會有所區別
一般常用的製程有
CMOS製程(有純Digital,有Mix Mode)
Biolar製程,Bicmos製程,BCD製程....
: @, C; z$ Q9 R- i6 [1 U, f- b; r就看RD設計時所需要的元件,工作電壓...去選擇囉!!
' u  e. g- O; ~7 p6 w7 H& E
9 Y0 m+ G2 d+ U! [1 E2.數位與類比畫法的差異?

$ G- w7 B0 q! h" z. _4 O( _! i9 }8 @  dDesing Rule是固定的,很少會因Digital或Analog而變
# B* N& p* o: @/ {. @$ s; m0 E+ q$ [0 q要說Digital與Analog的畫法差異
& x0 q' ]& E5 _% s應該說是在Lay Analog要注意的地方會比在Lay Digital時要多
通常Lay Digital只要符合Design Rule就可以
但Lay Analog時有些原件的擺放方式就要注意囉!!

% A) ~, e; q0 P+ I5 C7 U3.類比的電容與電阻怎麼樣去畫與如何去算它們的值是多少?

電容,電阻的產生,取決於你使用那種製程
! |, i, }4 _9 j8 E% |7 A/ z電容一般常用的有Mos Cap,Poly1-Poly2 Cap
( F8 T4 p4 A6 u5 L, l3 }電容值算法,一般FAB廠會告訴你每um平方有多少pF
每家FAB的Oxide厚度不同,所以電容值也不同
電阻一般常用的Well,P+,N+,Poly,Poly2都有
9 z7 E7 C3 _: v, E, D5 p阻值每家FAB也都不一樣
. @* e* L' l  V
4.小弟不知如何去學好Layout可以請各位大大給點意見嗎??
# y$ T* ?% y4 Y0 f# p, z
( i, e+ @" w# a' w4 D) l- J! c% U+ N6 W多拆幾顆IC,看看別人怎麼Lay,以及為什麼要這樣Lay!
4 K, L: {; x4 R5 t' y& U4 {. i3 H應該能多少有些收獲吧!!

seuzhn

类比的尺寸比较大
而数位一般是最小尺寸
这个方法比较简单可以分辨出2中的不同
+ p$ f9 U1 u1 k5 d( c, |$ Z% S8 U很多的东西都很难一言蔽之，要在联系中体会

BOGY

在晶片佈局(Layout)考量方面，類比(analog)部分與數位(digital)部分所考慮的方向不同，所以對於在佈局時，方法也有所不同；數位電路最主要考慮的是面積的考量，故通常都先製作單位元件，將VDD與GND的高度固定，每個單位元件都以此高度來佈局，不用考慮noise及match之問題，其最大原因為數位電路的noise margin約為 ，所以雜訊免疫能力很高，而元件之間的對稱問題，也不用考慮，

但在類比電路佈局中，對於對稱MOS必須盡可能的match，使MOS可以同時受到雜訊的影響，讓雜訊變為共模訊號，則在OPA不會被放大，進而不影響訊號的正確性，如Amplifier中的input端。一般的方法是使用common centroid來達到目的，在MOS兩旁加dummy可以防止周邊元件對其他MOS的誤差所產生的影響。而在MOS的周圍加上一圈guard ring，可以盡量減少雜訊對於MOS的影響，以達到保護電路的效果。
" E) W4 ]9 \; c3 w
在Layout電路的元件擺放位置，需要讓MOS與MOS之間的間距為minimize，且MOS之間的連線路徑盡可能成為最短路徑，使得線路上的寄生電容與寄生電阻盡量減小，則產生的效應對電路的影響可降至最低。
Power lines的考量可以從多方面切入。例如在VDD與GND的連線路徑上，因為連線路徑必須承受電路整體的電流，使得我們必須加粗連線路徑，以提升路徑上可承受電流的程度，避免連線路徑因電流過大，導致大電流而燒斷連線，形成斷路。從另一方面考量，因為我們加粗Power lines，使得路徑上的寄生電容變大，當power line有雜訊時，可以透過此寄生電容達到減少雜訊對於電路的影響。
3 L, B% z* I6 ^& t
; M4 q7 e# d7 v; J5 R其實講了那麼多，還是要多多練習如何編排MOS元件的擺放方式。還有就是設計電路方面自己也要懂一些，才知道為什麼電路要這樣子設計，這麼一來對於電路的了解也會更為精確、也可以考慮到更多的效應。

ecalfs

類比layout考量較多元, 需累積很多經驗
+ m/ C5 y* _' W( M必須要更了解電路特性, 一般需要求designer提供layout gideline
8 r% Z/ c( v2 }1 U; {% r& [否則容易有問題

clarkhuang

問題:
1.如何去分辨數位與類比?(在Layout上)
應該是以電路圖為依據......我猜的(類比會有清楚的被動元件)
! q' ~; ^, u& E# c( }7 E7 X% U1 s2.數位與類比畫法的差異?
如上面有大大提過   加NRG或是PRG 這些都是類比 必要的
數位求面積最小化
類比講究對稱 匹配  電氣特性 為考量
如有不對請指正

pkjordan

數位應該就是是傳送簡單的0 1 訊號
在layout大概只要線跑的過就ok
除非一些叫髒的clock訊號要特別注意

) o* ^3 W( f3 O% a類比訊號就會比較雜亂 (高頻 電流量 等等)
所以在layout上要特別注意到跑線問題 couple 干擾 是否要加shielding等等問題 比較需要經驗累積

angala

通常類比電路會加上guarding,數位電路就不會考慮了^^

Avril

abba排列不加dummy會比加還好
  z4 e2 s5 T/ c2 @
9 u0 z0 S8 }+ ^; H* R* E這句話應該有待商榷吧
如果挑剔一點, ab device尚未maching
1 Y4 W8 y2 Y; Y: B; X若dabbad, 會比較好點吧,

% s$ h( o* ?8 l0 x每家公司都不同, 討論討論囉

ker

一定要注意匹配,中心對稱或者dababd(d代表dummy) 或者  abba的方式,有dummy前一種情况比較好,沒有dummy后一種匹配更好
, x' J8 l5 F. B/ G3 E
第一個問題
1 X7 j( v  n% z8 y( X想請問一下上述的原因
  z$ d! k$ J! J; Z第二問題
因為剛學LAYOUT  幾乎都會加上dummy  是所有情況都加上dummy比較好，還是以abba排列不加dummy會比加還好

請指教  謝謝

CM168899

上面的大大說的很好
我覺得多做自然會有經驗累積
1 ^6 \$ a& R; x5 X會越來越有sense

linger809

1.如何去分辨數位與類比?(在Layout上)   2.數位與類比畫法的差異?
9 x- r+ h- Q8 d( v數位和類比只是概念上的叫法.所謂數字就是只運算出結果0,1的電路再加上時序,構成控制和運算電路.而類比的輸出結果是和time,input-swing,phase,有直接的關係,輸出是綫性變化的.類比中也有數位的divider,pll中的pfd等都是數位的.只是在layout時我們對數位的比較不關心,可以放在一堆就好了,而類比的我們要把foudry生産的誤差考慮進去,比如說橫向縱向的梯度要考慮,要將誤差减小到最小就要匹配好divice,比如difference input的對管一定要注意匹配,中心對稱或者dababd(d代表dummy) 或者  abba的方式,有dummy前一種情况比較好,沒有dummy后一種匹配更好

1 ^! u1 W: P. o# y* P3.類比的電容與電阻怎麼樣去畫與如何去算它們的值是多少?
一般layout時,virtuoso可以直接用xl把device從pdk中調進來,如果你用laker的也是可以根據你電路的標值從pdk中掉進來.至于計算方式foundry針對每個工藝都有它的計算方式,電阻一般是r=rs*l/w (rs是方塊電阻),有時把端頭電阻也計算進去(如rhpoly沒有rpo的部分(tsmc叫rpo,smic叫sab),lvs文件也有寫怎麽計算.有時也把工藝的偏差都計算了,不過這個不用你關心,foundry已經幫妳考慮了.
" a4 f  u) N* _# p  U+ T6 o4.小弟不知如何去學好Layout可以請各位大大給點意見嗎??
多動手layout,多看design rule,多layout大模塊ll,ad/da,以及拼接總圖,esd環路layout,tapeout后查看問題等

希望對你有點幫助

sw5722

1 比較模糊的說法,類比的mos尺寸比數位大,比較準確的說法
( i/ Z7 Z+ Q- R- F1 Y   要問rd.
2 數位比較自由,mos要折就折要跨就跨,除非rd特別交待,不然
/ X; w# u% S! f9 I' a* R3 C8 i' n4 U   就是越小越密越好,類比的話,比較龜毛,接線一定要metal,跨線
/ X0 n' R! g6 ?" C   也要講究,其實就是designer依據電路去主導layout
3 每種製程都會給你一些參數,去計算,通常是多少面積有多少值
' X% k, C* i9 @( V& Y! x   我知道電阻有一個公式是這樣,R=(參數)＊L/W(是從R=q*L/A延
$ Z6 P3 S" C6 O( u# ~; {　伸ｑ是介質係數)．
４多看多問多畫,其實也沒啥難.

小緯仔

別那麼客氣啦！

% t' z% m. e; a- s0 t+ y我現在也是學生

或許只是比你早一些時間學到而已
3 t# s5 u, m6 D+ @
2 `( f$ ]( ?. g& [  j" y+ [* g有問題都可以在一起討論

likewind

嗯嗯~我認同這位大大ㄉ說法
4 |& Z5 }2 h5 |製成觀念也是很重要滴...
, y, p: e3 n) H9 V7 n課本上的截面圖...
" m9 o9 d) Y2 m. [經過學校上課...小弟有點概念了~
" t$ M7 \. W/ T; h( o謝謝你~

小緯仔

電阻電容的layout方法
3 T6 s- t* e& l4 z3 n3 n9 F. m
在論壇應該可以找的到
http://www.chip123.com/phpBB/vie ... ighlight=%B9q%AA%FD
8 h2 b( n  W8 L# W5 ~) n
我覺得要學好layout 對於製程要也一些觀念
6 I- w! A  i" \; ~
這樣子才知道自己在lay什麼
7 [5 I- H3 j) m5 }6 j0 \1 p
6 [% `% t# H  a1 C/ ]! o  e在製程上會有什麼影響，可以嘗試把一些簡單的layout

! e0 [+ {5 r8 j1 b4 W* b: D隨便劃一段，將他的橫截面畫出來