設為首頁收藏本站

開啟輔助訪問切換到窄版

1 2 3 4

Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Analog/RFIC討論區 › OP 设计rail to rail(I/O) 高slew rate 高G ...

發新帖

樓主: wxw622486

上一主題

下一主題

[問題求助] OP 设计rail to rail(I/O) 高slew rate 高GBW 设计

1^#

發表於 2008-9-25 18:27:26 | 顯示全部樓層

又上了一課,各位大大真強,還有許多直得學習的地方,不過小妹倒是一直有個問題,就是DR(dynamic range)到底是取決於哪個參數??3Q~

回復支持反對

使用道具舉報

發新帖

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-27 08:04 PM , Processed in 0.109014 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表