|
· IC Compiler:支援布局與繞線(place-and-route),包括TSV、微凸塊、矽基板重布層(redistribution layer,RDL)及訊號路由層(signal routing)、電源網目(mesh)產生及互連檢查6 P* |0 m' E8 {1 e2 @, ^+ q* A3 W
· StarRC™ Ultra寄生析出(parasitic extraction):支援TSV、微凸塊、中介(interposer)RDL及訊號路由(signal routing)金屬層
: X7 C9 d9 v6 Y- o( x· HSPICE® 及CustomSim™ 電路模擬:多晶片互連分析
6 F; Y, h# H% q" J) k* T" k1 P· PrimeRail:IR壓降(IR-drop)及電磁模擬分析(EM analysis)% |# m8 `- R/ [9 G( [
· IC Validator:為微凸塊及TSV提供設計規則檢查(DRC),以及堆疊晶片間布局與線路比對(LVS)的連結性檢查; q. f' f" g6 r9 d7 v# R
· Galaxy Custom Designer® 實作解決方案:矽基板RDL、訊號路由及電源網目的客製化編輯6 u4 d8 C. |0 ~: \. F5 f/ e
· Sentaurus Interconnect:藉熱機應力(thermo-mechanical stress)分析評估用於多晶片堆疊的TSV與微凸塊所帶來的影響
+ Y# d1 C1 l0 h6 r5 u7 k" K3 Q9 X0 B3 h
新思科技設計實作事業群資深副總裁暨總經理Antun Domic表示:「新興的3D-IC整合技術為想要提升系統效能、縮小封裝結構尺寸,及降低功耗的設計團隊提供具體的優勢。2.5D和3D-IC整合對於延長成熟製程技術的壽命,以及實現高度異質製程技術的集成扮演關鍵角色,因此在各式應用領域中因摩爾定律所面臨到的電晶體不斷微縮的問題也將獲得滿足。藉由讓設計人員更有效率地實行多晶片堆疊系統,新思科技3D-IC解決方案可協助用戶快速實現創新先進的設計,以滿足更快速、更輕薄且功耗更低的產品趨勢要求。」 |
|