crystal oscillator不起振~

camilla

各位前輩~

$ H0 Y/ k) p, D9 ?8 n* J' P我現在正在研究crystal osc.我有在論壇裡看到這方面的討論...
http://www.chip123.com.tw/phpBB/ ... 8412&sid=g0bJll

- ^' B- E: k9 v6 o5 k其中finster版主建議說加入這個模擬條件  VDD VDD 0 PWL(0 0, 500US 3.3V)
; ?: I: ]/ |/ e6 l" {
但很奇怪的是,我加入這個條件後竟然不能振了,但若是VDD VDD 0 3.3V卻可以振,

2 d: K; W4 e+ [4 J# t是什原因呢?
# k# a5 E0 Z3 L, ]
另外finster版主題到的low current crystal oscillator...請問有bias voltage control相關的資料可以參考嗎?
' X( Q& B6 ~; {2 e0 [/ q7 o+ o+ I* w(因我加完i/o pad後的電流竟然幾mA阿~)
7 u# X; h3 z: t$ t$ C
請各位前輩知道的話能給一些意見嗎?謝謝
. A' b. ]7 m. L1 q: ~( i5 n
1 q: I2 w! _1 d對了...我crystal osc frequency = 13MHz , vdd=3.3v

finster

我當初在作crystal oscillator模擬時,會加這個power ramp的方式
   VDD VDD 0 PWL(0 0, 500US 3.3V)
這是模擬電源電壓是從0V開始往上昇,在一定的時間內會達到穩定值,而會在多少的時間內達到穩定值就看PCB版子上的電源電壓多快能夠達到穩定,而這是比較接近真實情況的模擬,因為所有的電路皆不是一開始就是vdd
) l: t3 n1 N8 z% v9 |* d如果,你所設計的電路無法接受power ramp的電源電壓方式,那表示你的電路在power ramp過程中有遇到無法收斂的點,以致於電路會無法起振,解決之道有幾種方式可以試試看,一是加initial電壓,二是在電路中加負載電容試試看,至於要加多少,這點要看你的電路來決定,三是試著改變ring oscillator的size大小

8 B9 v) I. K3 k, p$ H, j. e8 f& J你的crystal oscillator電路有需要作到low power嗎(total current <= 10uA以下)??
如果沒有,那就不需要bias voltage control

1 F% ?; D1 N1 N8 i3.3V @ 13MHz的crystal oscillator,我已經很久沒作這方面的電路了,對於它的current會有多少已經不太有概念了,如果你想知道為何它的電流會這麼大,建議你看一下crystal oscillator兩端的電壓波形,再來觀看接在crystal oscillator的那個buffer(inverter)以及接進去的第一個反相器的電流,如此一來,你應該就可以看出為何電流會那麼大,同時也應該可以想到要怎麼修改size

camilla

謝謝finster版主~

我加了初始電壓進去後就可以了~
8 ^  P8 ?2 K& B" E9 y
我有看了一下你建議的那幾個電流...在inv的電流大概是2.多mA,
7 z9 D% b1 ?: I
+ O* m- _% g0 H: x1 ~7 l) {8 B7 v我也針對這個方向下去修正~也有變小了~

/ |3 k. m/ J# R+ [另外我還有一些疑問,就是crystal oscillator除了消耗功率外尚需考慮什麼條件呢?

8 m( T/ n. F; @! P3 t我教授給的spec只有vdd=3.3v i<1mA Freq=13MHz 那我還要再另外考慮什麼嗎?

$ q5 N0 N! B4 ^6 D; ]( T  I' }(不可能那麼簡單吧?)
) i6 D' s( v* y* T2 H: T3 _0 M
麻煩各位前輩了~謝謝

finster

一般crystal oscillator的電路設計,最重要的是當電源電壓一開起來之後就要能夠起振,經過多久之後振盪頻率要能夠穩定,整個振盪電路的電流消耗有多少,振盪頻率的jitter或者頻率穩定度為何(這項通常是針對R-C oscillator,對於crystal oscillator則較少有人在留意),整個area有多大
這幾點是crystal oscillator circuit在設計初期會留意的幾項
其中第一項和第二項是首要的,其他的就都還好,反正,只要有起振,大概就完成了80%
, V2 u, `1 c, n; m
另外一提的是,有些crystal oscillator會作low power crystal oscillator,整個振盪電路的電流消耗要小於10uA或者小於1uA以下的規格,這種電路很難作,而且也要很小心,而這種電路和前面所提的設計難度大概差了至少三倍以上吧

camilla

謝謝finster版主~讓我獲益良多

camilla

不好意思~finster版主~
! o$ m: Z9 n: D/ ~1 O# r$ b
因為我現在想在不使用這個crystal時能把他disable(因inverter會有dc path),所以把inverter改成一個tri-state inverting buffer,但在disable時不是輸出應該要為零嗎?
. k4 B+ s+ s& Y但為什麼卻慢慢衰減到1.5v左右?這是正常的嗎?

7 ^* w9 z& n( m3 }: h再次麻煩各位了~謝謝

camilla

對不起~忘記附圖了~
% t1 `" B9 f# D) Y" E6 j: g, j: D* |
不好意思~finster版主~

因為我現在想在不使用這個crystal時能把他disable(因inverter會有dc path),
( X6 S1 [0 h$ J/ X9 b  S, N# ?所以把inverter改成一個tri-state inverting buffer,
" M6 m: t& F/ ?# g但在disable時不是輸出應該要為零嗎?
但為什麼卻慢慢衰減到1.5v左右?這是正常的嗎?
, V6 D- P; {3 \# @9 o
* e" @7 v0 Y4 X+ t2 p- e. Y( ?: @再次麻煩各位前輩了~謝謝

poseidonpid

tri-state inverting buffer,在disable時輸出應該是Floating(High Z，高阻抗)
% v- `. |7 d( n. m. \3 [9 J8 m( p所以你應該用power down switch來做喔~~~

camilla

poseidonpid你好~

請問有範例可參考嗎?因為我不清楚你講的意思~那TRI-STATE BUFFER在DISABLE時是Floating(High Z),那輸出應該是什呢?

麻煩各位前輩再次指教了~謝謝~

finster

一般來說,我們不會用inverter作為crystal oscillator的放大器
5 o* }6 d, H$ K/ p; b) y" Z2 o而是用NAND作為取代inverter
, R2 L0 V5 J. i& Q5 K4 h) W) [原因乃是NAND的另外一腳可以作為enable pin的control

再來,crystal oscillator不建議你用tri-state inverter buffer
' T! e1 Q! Z' O: b4 T原因是在disable情況下,output為folating,或者有人稱之為Hi-Z,此時為任何電壓準位
0 s. Z- o7 t0 k$ X" {4 N這對接在後面的電路而言,反而會造成極大的leaking current
& o5 J7 q9 Q2 m- s而這,是絕對要避免的情況
5 x. H4 c# ?* O0 w7 `
+ a2 ]/ `) q5 I0 ~最後,你所提到的dc path
$ S" W/ X1 Q6 d4 b我不知道你在inverter的電路下所作的disable是怎樣子的一個電路
3 d0 \' R7 {. `' b( f7 T( B& V0 |一般,要作disable的動作,我們不會用inverter來作,而是利用NAND或者NOR來實現
若真要用inverter來作disable,那會在input端前面加一個transmission gate和一個對vdd的PMOS或者對ground的NMOS,如此便可達到你要的功能,只是,與其要這麼複雜,還不如直接採用NAND即可達到要求,既簡單又方便

camilla

謝謝finster版主~
/ v+ G$ W! x6 b! t
; P! k6 }7 k$ D% [2 N# I; M我了解了~我目前是兩個方法都試看看(加"nand" or "transmission gate & power down")...謝謝版主的指點~

camilla

各位前輩~
) y7 W3 \, ?* \- m$ i5 E9 y
我之前模擬crystal osc後,教授看了說我的作法是沒錯但想法錯了~

* S& J. v# d* v& p3 s因為我這個crystal osc是要藏在學長的ic裡...要用他其中一個i/o pad來實驗...
2 w- j# l) H6 x5 c
所以在不使用這個crystal時,能完全不影響到這個i/o pad所連接的cell(學長的i/o pad有另外用途~)
# I& o. Z  r- V' y
. ]  e- s6 \, c* [& |2 b但我還是不太懂我教授的意思...且我的schmitt在disable時輸出是要為0...

我實在不清楚我教授的意思...在原本的設計裡不是disable時就是把這個crystal都關掉了嗎?

" d2 G! [3 ]2 i) D8 p  e為什一定要使用一個tri-state buffer來代替inverter呢?一定輸出要為floating呢?

請各位前輩指點一下~非常謝謝~

camilla

各位前輩~

$ h! J/ `6 q; b+ e! s; X# r3 c我剛剛想到,因為我是接到i/o pad,所以不希望在disable時,crystal會造成電路消耗而影響到真正接到此i/o pad的電路功能...
& M& E( h* T4 m( @1 y+ y6 m5 @
3 `' k2 e+ a2 P. j2 n所以我教授才希望crystal disable時是floating...但又如finster版主所講,在high-z會有leakage current的影響...

4 ]2 S0 o) R; ]: O那有什方法可以避免這個問題呢?或有什方法可以能有同樣功能(disable 是floating)但卻沒有此問題呢?
9 t/ n0 E. t. K' F* ?" \
: {( N4 B, `8 v( x. i5 @9 X* m6 N! @5 x麻煩各位前輩了~幫幫忙(因為我月底要搭學長的順風車,藏在裡面下線,所以拜託各位前輩了)謝謝~

finster

方法有很多種
, P9 i8 I0 v; f+ b! H: ~附圖是示意圖,實際控制信號自己加上去吧
6 g$ E" ~/ C9 A! d
$ u. `" e2 U) ?4 l4 o我前面提到floating 會造成後面一級會有leakage current的問題,一般都是利用傳輸閘來解決此一問題
方式就如附圖所示

camilla

不好意思~謝謝finster版主的耐心指教~

6 P" u$ r- a/ ?" v我現在改成如finster的建議~不過我對在disable時的輸出不太確定是否正確~
6 K! s5 p9 Q; r) E. K) a
( C& @6 ~6 l) I& n如附件~是因為floation的關係所以他會慢慢衰減到一個偏壓嗎?而不會是0或vdd....?
' q( C' u2 d* p: t' q& L
再次麻煩各位前輩了~非常謝謝~

finster

不確定你是指那一個節點的電壓
若依照我上面所繪的草圖,在一段時間後應該會降到0V

不過,你的模擬圖卻沒有
1 q& w7 Z) V& E9 T. C我猜,可能是因為在模擬crystal oscillator時,在crystal oscillator兩端要掛一個串接電阻
故而在進入到disable時,原本要降到0V的電壓會因為這個電阻的緣故而變成到0V ~ VDD之間的電位,此時,在crystal oscillator兩端既不是Hi-Z,也不是在0V或者VDD
1 u. \3 b6 O$ `你的模擬圖應該是正確的情況
若想要證實,將串接在crystal oscillator兩端的電阻在串接一個傳輸閘,在進入disable情況時,將這條path打開,如此一來,在I/O PAD應該會看到0v的電位

camilla

不好意思~一直麻煩finster版主~
8 Q( v- u+ v% Z% ^
' z$ F+ q! M3 J% x; @- k我的電路是如圖,我的輸出是指在INV改成你建議的電路多加一個TG後的輸出那點~
' f0 m) F+ C. j
你講的是回授電阻嗎?但我已經把他用一個tg來代替了,所以disable時這個path是打開的~

還是你講的"串接電阻"不是只回授這個電阻?

/ G% u) i: L" b4 `; K2 Q3 H假如我輸出不是0 OR VDD會有影響嗎?

1 s* B# K8 K1 \# n2 n$ H這個偏壓有可能是我的回授電阻(tg)所造成的的嗎?(在en和enb要通不通的情況下一直有一個偏壓存在?)

不好意思再麻煩各位前輩了~非常謝謝~

camilla

我又忘記附上電路了~對不起
. r2 R1 S  e( _! D' h4 G
4 J( X) N8 g3 e4 F  R) Z2 R不好意思~一直麻煩finster版主~
* s6 l! f7 Y  {: {' B/ F
' s! d, L' H( w- k" f. Q我的電路是如圖,我的輸出是指在INV改成你建議的電路多加一個TG後的輸出那點~
4 M" g, i+ V# w8 u0 v; |7 @
你講的是回授電阻嗎?但我已經把他用一個tg來代替了,所以disable時這個path是打開的~

; A! p# R( W- P: d還是你講的"串接電阻"不是只回授這個電阻?
& G! B; T  [4 i0 O" u: z
假如我輸出不是0 OR VDD會有影響嗎?

, }! @( c& {" L這個偏壓有可能是我的回授電阻(tg)所造成的的嗎?(在en和enb要通不通的情況下一直有一個偏壓存在?)

' `' v: U; E$ U- s6 K! x不好意思再麻煩各位前輩了~非常謝謝~

finster

這是我依照你的電路圖所畫的動作圖
在disable的情況下C1的電容上會有電壓,因為在disable下,電容沒有path可作放電,所以原本在C1上的波形該為振盪的正弦波應該會變成一個介於vdd到ground的一個電壓存在,波形該為你前面所貼的Vout才對
  D( R- q) a4 K5 V. r) [5 X% s; X  Z至於C2,因為反相器的輸入級被接到ground,故而在反相器的輸出應該為vdd,而非介於vdd和ground的任一個電壓,所以,若你的輸出電壓介於vdd到ground的一個電壓,這點倒是很奇怪,除非你的反相器的拉力不足以讓C2的電壓在disable的情況下被充電到vdd
. K5 b* e6 z- \) B& |4 t  \- J若以你目前貼的電路圖來看,在disable下是不會有問題,但,要留意是其他電路接到C1的節點,因為C1在disable下是floating,所以任何電壓皆有可能,那對接到這點的電路而言就有可能會造成leakage current的產生,除非,你在disable的情況下,C1那一節點會有另外的輸入電壓來控制,那就不會產生問題
+ {% L; O# J  I# O
至於C2,通常是接到buffer的輸入電壓點,在disable情況下,一般都會建議要為vdd或者ground,不會在disable下所接到的那個buffer會有leakage current的產生,而這是要避免的情況

如果你學長的電路在disable情況下要用到C1和C2兩個I/O PAD,那你C2的電壓在disable情況下就不能被拉到vdd,不然會有問題,這點你需跟你老闆確認一下,若有需用到C2那個I/O PAD,那在反相器的輸出級就必需接一個傳輸閘來隔開在disable情況下C2的連接

最後,你上面所貼的圖為Vout的波形??
( j2 X6 ]7 X1 y; P2 q% x; n6 c$ D# n這點讓我覺得很奇怪,若照電路圖的行為來看,Vout在disable下該為VDD,而非介於vdd到ground的作一點電壓,你需再次確認一下傳輸閘的電壓有無錯誤,不然這樣子的波形是無法和你的電路圖作相呼應與解釋,而通常在這種問題下,要不就是遺漏掉什麼,不然就還有其他元件影響到C2的電壓,以致於C2沒有被拉到vdd,

! i: A' C" Q3 e# O[ 本帖最後由 finster 於 2008-10-10 08:47 AM 編輯 ]

camilla

謝謝finster版主的詳細解釋~

我學長電路在disable時是需要用到c1和c2兩個i/o pad的...而我現在最主要問題是...
% z; i. k) B, c6 W' B0 g
在反相器輸出沒加傳輸閘時,我的輸出在disable時是可以拉到vdd的...
8 y" n! I4 e! Y3 |7 h8 U( h+ U
. {. B5 ]8 A1 s但在反相器的輸出我有加一個傳輸閘來隔開在disable情況下對c2得連接,但此時的輸出應該是要如何呢?

不是應該維持在vdd嗎?但卻是如圖所示的結果!!

是在加入這個用來隔開c2連接的這個傳輸閘後才會有如此的結果發生,是我的傳輸閘的設計有問題嗎?
( ]) n" U& b2 W7 S  [
一般像用來當成disable的傳輸閘有和限制呢或設計條件呢?因為我是懷疑是加了反相器輸出後的傳輸閘的關係...

但又不知道這個傳輸閘除了作disable用的開關外有什限制?
9 Y" L1 P- \  x: `6 y
請各位前輩和finster版主在幫幫忙~非常感謝~