|
運用SPICE模擬工具 友晶 克服高速訊號電路完整性難題
■魏淑婷(友晶科技資深技術總監)■
) f- C" t, q$ u# [0 x
# M: b9 B* g) H0 b6 o; d( o- m3 y目前全球對於10Gbps速度以上的PCB設計,由於涉及許多高速電路分析理論,大都還是由歐美大廠主導設計,亞洲公司尚未有完整實力與歐美對手在此利基型市場競爭。友晶研發團隊運用SPICE等模擬工具,可解決高速訊號電路的訊號完整性問題。
" d- m& y$ _: f* _* k3 w1 V) N9 Y
: N( e1 V0 }- }: U3 @8 s, `" b在高速40奈米以下的FPGA系統設計上,研發人員需要克服關鍵挑戰,運用包含SPICE在內的多種模擬工具,解決高速訊號電路面臨的訊號完整性問題。
' D6 M9 i! G! |- ], a9 f, u1 N% J; P" x- U4 b9 C7 `. ^. x; f( F8 ^6 ?4 f
通過對具體問題進行分析,來優化零配件選擇和設計折衷,如層疊結構、介電材料、訊號線拓樸結構、線長、線寬和阻抗匹配元件等,並根據模擬結果對設計進行調整,以便在設計階段解決大多數的訊號完整性問題。, N) M! v3 _' N% K' S1 ?; q
6 g$ a3 a. d/ t, g7 p7 M3 Z ]
為達成10Gbps以上的接頭傳輸,基板層中的介電材料產生的傳輸損耗現象必需被考慮,因此我們透過SPICE模擬來驗證板材對損耗的影響。
1 ?+ h/ V" b# Q1 Q% V0 s$ i! C) K6 W/ E# t
過孔損耗每個過孔獨特的特性,包括襯墊的大小和形狀、過孔長度(通孔或盲埋孔)、過孔中不作訊號傳輸的部分(Stub)、以及連接導線所在的層數等,都會影響損耗。 |
|